74集成电路系列的数字钟的设计

基于 multisim 10.0 的数字时钟仿真设计
一、设计目的
1、综合运用数字电路的知识,掌握数字时钟的设计方法。 2、掌握计数器、译码器、分频器的设计原理和设计方法。 3、掌握运用仿真软件 multisim 10.0 设计综合数字电路的方法。

二、设计意义
数字时钟是用数字集成电路构成的、用数码显示的一种现代计时器,与传统 机械表相比,它具有走时准确、校时方便、显示直观、无机械传动装置等特点, 因而广泛应用于车站、码头、机场、商店等公共场所。在控制系统中,数字时钟 也常用来做定时控制的时钟源。

三、设计要求
1、设计一个具有时、分、秒的十进制数字显示的计时器。 2、具有手动校时、校分的功能。 3、通过开关能实现小时的十二进制和二十四进制转换。 4、具有整点报时的功能。 5、用 74 系列集成电路设计实现 6、电路实现的各功能部分用子电路表示。

四、数字时钟的工作原理
数字时钟由振荡器、分频器、计数器、译码显示、报时等电路组成。其中, 振荡器和分频器组成标准秒信号发生器,直接决定计时系统的精度。 系统具有 时、分、秒的十进制数字显示,因此,应有计数电路分别对“秒脉冲” 、 “分脉冲” 和“时脉冲”计数;由不同进制的计数器、译码器和显示器组成计时系统。将标 准秒信号送入采用六十进制的“秒计数器” ,每累计 60s 就发出一个“分脉冲” 信号,该信号将作为“分计数器”的时钟脉冲。 “分计数器”也采用六十进制计 数器,每累计 60min,发出一个“时脉冲”信号,该信号将被送到“时计数器” 。 “时计数器” 采用二十四进制或十二进制计数器,可实现对一天 24h 或 10h 的累 计。 译码显示电路将“时” 、 “分” 、 “秒”计数器的输出状态通过六位七段 译码显示器显示出来, 可进行整点报时, 计时出现误差时, 可以用校时电路校时、 校分。数字时钟的原理框图如图 1 所示。

时显示

分显示

秒显示

时计数

分计数

秒计数

校时控制电路

校分控制电路

报时

晶振

分频

图1

数字时钟的原理框图

五、单元电路设计
单元电路分为小时计时模块、分钟和秒计时模块、整点译码电路、时钟产 生电路、校时电路等。待单元电路设计完成后,将各单元电路进行封装连接得到 总体电路,进行总体电路的仿真、调试,最终完成数字时钟的设计。秒脉冲信号 经过 6 级计数器,分别得到秒个位、秒十位、分个位、分十位及时个位、时十位 的计时。显示 6 位的“时” 、 “分” 、 “秒”需要 6 片中规模的计数器。其中, 秒计数器和分计数器都是六十进制,时计数器为二十四∕十二进制,都选用 74160 来实现。 1、
IO9

小时计时电路。小时计时电路如图 2 所示。
I05 IO6 IO7 IO8 IO1 IO2 IO3 IO4 IO1 U1
3 4 5 6 A B C D ENP ENT ~LOAD ~CLR CLK QA QB QC QD RCO

IO9
14 13 12 11 15

IO7 IO8 I05 U2 IO6
3 4 5 6 7 10 9 1 2 A B C D ENP ENT ~LOAD ~CLR CLK QA QB QC QD RCO 14 13 12 11 15

IO4 IO2 IO3

4

7 10 9 1 2

IO11 IO10 74LS160N

74LS160N

U4A IO10 IO11 74LS00D IO12 IO12

U3A 74LS00D IO13 IO13

图2

小时计时电路

IO1~IO4 是个位数码管的显示输出端, IO5~IO8 是十位数码管的显示输出端, IO9 接电源,给两个芯片的始能端提供高电平,IO10 接分计数电路提供过来的进位信 号。IO11 连接了两个计数器的清零端,因此可以通过双向开关接 IO12 和 IO13 以实 现对与非门的选择,从而完成进制的转换。 小时计数电路需要的是一个二十四∕十二进制转换的递增计数电路。 个位和 十位计数器均连接成十进制计数形式,采用同步级联复位方式。将个位计数器的 进位输出端 RCO 接至十位计数器的记数使能控制端,完成个位对十位计数器的 进位控制。若选择二十四位进制,十位计数器的输出端 QB 和个位计数器的输出 端 QC 通过与非门控制两片计数器的清零端 CLR ,当计数器的输出状态为 00100100 时,立即反馈清零,从而实现二十四进制递增计数。若选择十二进制, 十位计数器的输出端 QA 和个位计数器的输出端 QB 通过与非门控制两片计数器 的清零端 CLR,当计数器的输出状态为 00010010 时,立即反馈清零,从而实现 十二进制递增计数。两个与非门通过一个双向开关接至两片计数器的清零端 CLR,单击开关就可选择与非门输出,实现二十四进制或十二进制递增计数的转 换。 2、分钟和秒计时电路。该电路如图 3 所示。
I05 IO6 IO7 IO8 IO6 IO8
QA QB QC QD RCO 14 13 12 11 15

IO9

IO1 IO2 IO3 IO4

U1
3 4 5 6 A B C D ENP ENT ~LOAD ~CLR CLK

IO2 IO3 U2
3 4 5 6 14 13 12 11 15

I05 IO7

IO10

4

7 10 9 1 2

A B C D ENP ENT ~LOAD ~CLR CLK

QA QB QC QD RCO

IO1 IO4

IO97 10
9 1 2

IO11

74LS160N

74LS160N

U3A 74LS20D IO12

IO10

IO11

IO12

图 3 分钟和秒计时电路 分钟和秒计时电路相同,该电路用两片 74LS160 构成六十进制计数器,与 非门 74LS20 组成译码电路,该译码电路能识别 59(即对代码 59 的特征进行译 码) 。 整个计数器的记数状态为 00 ?01 ?02 ? ? ?58 ?59 ?00 ? ? , 共有 60 个稳定状态。十位计数器的 QA 与 QC 和个位计数器的 QA 与 QD 经过与非门输出 至置数端 LOAD,接成 60 进制记数形式(记数至 59 时置数为 0) ,个位与十位 计数器之间采用同步级联方式,将个位计数器的进位输出端 RCO 接至十位计数

器的记数使能控制端(EP 和 ET) ,完成个位对十位计数器的进位控制。 将个位和十位计数器的反馈置数信号经非门输出, 作为六十进制的进位输出脉冲 信号,即当计数器计数至 60 时,反馈置数的低电平信号输入 LOAD 端,同时经 非门变为高电平,在同步级联方式下,控制高位计数器的计数。IO1~IO4 是个位数 码管的显示输出端,IO5~IO8 是十位数码管的显示输出端,IO9 接电源,给两个芯 片的始能端提供高电平,IO10 接地,给两个芯片提供低电平。IO11 在此电路作为 秒计数电路时接秒信号产生电路, 作分计数电路时接接秒计数电路提供过来的进 位信号(即接至秒计数器的 LOAD 端) 。IO12 作为低计数器的进位输出,与高位 计数器的时钟信号端相连。 3 整点报时电路 整点报时电路由零译码电路、报时计数电路、停止报时控制电路组成。零作 为数字量来说是一个代码, 用门电路组成的译码电路可识别该代码。报时计数电 路由两片 74LS192 组成, 将各位计数器的借位端 BO 接至十位计数器的减记数控 制端 DOWN。在分进位信号的触发下,两片计数器被置当前小时数,并开始进 行减计数。 当减至零时, 零译码电路输出一个低电平来关闭使蜂鸣器工作的与门, 从而停止报时。同时,在减计数过程中,与门的输出反馈到报时计数电路的脉冲 输入端,完成蜂鸣器响一下计数器减正好减 1,直至减完整点点数。IO1~IO4 将小 时计数器的个位输出引入作为报时计数器个位的预置数, IO5~IO8 将小时计数器的 十位输入引入作为报时计数器十位的预置数,IO9 接电源。整点报时电路如图 4 所示:
IO7 IO5 IO6 IO8 U13
3 2 6 7 13 12 QA QB QC QD ~BO ~CO A B C D ~LOAD CLR UP DOWN 15 1 10 9 11 14 5 4 3 2 6 7 QA QB QC QD ~BO ~CO

U14
A B C D ~LOAD CLR UP DOWN 15 1 10 9 11 14 5 4

IO10 1 11 12 9 10 IO11

13 12

IO5 IO6 IO7 IO8

13 14

15 16

74LS192N

74LS192N

IO4

IO1 IO3 IO2

U21B U21C
74LS32N 74LS32N

U21D U20C
74LS32N 74LS32D

IO9 IO11 IO10 IO9 IO4 IO3 IO2 IO1

3 2 5 4

IO13

U22A
74LS32N

U22B
74LS32N

6 U22C
74LS32N

7

IO12 IO12 IO13

图 4 正点报时电路 4、 时钟信号电路 时钟脉冲产生电路在此例中的主要功能有两个: 一是产生标准 1HZ 秒脉 冲信号用于计时以及提供整点报时所需要的频率信号, 二是产生用于校时的 2HZ 时钟。 此部分电路的设计可以采用由高稳定的晶体振荡器来产生高频率的时钟脉 冲,再使用分频电路来得到 1HZ 和 2HZ 的时钟脉冲信号。这里为了简化电路,

秒脉冲产生电路脉冲时钟信号源替代,如图 5 所示:
IO1 IO2 IO1

IO2 V2 2 Hz 5V

V1 1 Hz 5V IO3 IO3

六、总电路设计 上述子电路创建完成后,最后则是建立一个总电路,步骤如下。 ① 新建一个空白的电路设计界面,作为总电路。 将已经创建的子电路生成模块放入总电路中。具体做法:执行主菜单“ place” 下的“Hierarchical Block from File?”命令,选择要创建的模块电路,如图 5 以 及图 6 所示。

图5

图6 ② 将有一个子模块符号进入总电路图中,在模块符号上单击右键,在菜单 中选择“Edit Symbol∕Title Block”可以进入模块符号的属性设置界 面。修改完成后保存退出。 ③ 按上述方法依次创建分和秒的六十进制计数电路、二十四∕十二进制的 时计数电路、报时电路 4 个模块符号,并且加入 6 个数码管、3 个双向开 关、 1 个秒脉冲时钟信号源 (V1:1Hz) 、 1 个与门、 1 个蜂鸣器及电源和地, 完成总电路的连接,得到的总电路如图 7 所示。
DCD_HEX DCD_HEX U11 U12 DCD_HEX DCD_HEX U13 U14 DCD_HEX DCD_HEX U15 U16

VCC 5V VCC X1 J1 27 25 26
IO9 IO9 IO10IO10 IO11IO11 IO12IO12 IO13IO13 IO1 IO2 IO3 IO4 IO5 IO6 IO7 IO8 IO1 IO2 IO3 IO4 IO5 IO6 IO7 IO8

8

7

6

5

4

3

2

1

X2
IO9 IO9 IO11IO10 IO12IO11 IO1 IO2 IO3 IO4 IO5 IO6 IO7 IO8 IO1 IO2 IO3 IO4 IO5 IO6 IO7 IO8

16 15

14 13 9 10

12 11 X3
IO9 IO9 IO11IO10 IO12IO11 IO1 IO2 IO3 IO4 IO5 IO6 IO7 IO8 IO1 IO2 IO3 IO4 IO5 IO6 IO7 IO8

24 23

22 21 17 18

20 19

Key = Space hour 34 J2

32 min_sec min_sec

33

J3

31

30

J4 29 28 X6
IO1 IO1 IO2 IO2 IO3 IO3

Key = A

Key = B

Key = C

X5
IO8 IO7 IO6 IO5 IO4 IO3 IO2 IO1 IO8 IO7 IO6 IO5 IO4 IO3 IO2 IO1 IO9 IO10 IO11 IO12 IO13 IO9 IO10 IO11 IO12 IO13

clock_source U20A 36 74LS09N BUZZER 1kHz 35 U21 GND

baoshi

GND

图 7 数字钟总电路图

七、电路测试与仿真 (1)启动仿真电路,可观察到数字时钟的秒位开始计时,计数到 60 后异步 清零,并进位到分计时电路。 (2)观察到数字时钟的分为开始计时,计数到 60 后异步清零,并进位到时 计时电路。 (3)开关 J1 可控制时计时电路的二十四进制或十二进制计数方式的选择。 单击控制键“空格”,可实现计数方式的转换。 (4)控制键“A”“B”、 “C”可控制将校时所用 2HZ 时钟脉冲直接引入时、 分、秒计数器,从而实现校时、校分、校秒功能。 (5)出现整点,即时计数器出现变化时,蜂鸣器会发出相应点数的报时(为 得到短促响亮的声响,一般将蜂鸣器的频率设置为 1KHz) 。 注:由于软件仿真的时间步长远远小于 1s,为达到实际的时钟运行效果,因 此建议仿真时先将仿真的步长设置为 1s。 具体的设置方法为: 在 “simulate” 下拉菜单中选择“Interactive Simulation Settings?”选项,勾选“set initial time step”选项,将其中的“TSTEP”(初始时间步长)设置为 1s。


相关文档

集成电路数字钟的设计教材
数字钟的设计 74系列
本文介绍了一种用74系列常用集成电路设计的数码显示八路抢答器的电路组成
基与74系列芯片的集成电路测试仪的设计
基于单片机的74系列数字芯片检测器的设计
用中小规模集成电路设计的数字钟
用中小规模集成电路设计数字钟
集成电路数字钟的设计
大规模集成电路—基于VHDL的设计——数字钟
kechengsheji大规模集成电路—基于VHDL的设计——数字钟
电脑版