卷积码编译码器设计

附件 1:

哈尔滨工程大学 2014 届学士学位论文立题论证书
院(系) 信息与通信工程学院 题目申报人 题目名称 题目来源
(划√号,不可多 选)

题目对应专业 职 称 副教授 申报时间

通信工程 2013-11-18

安澄全

基于 FPGA 的卷积码编译码实现研究 在研 科研项目
理论研究类□ 科学实验类□ 理论型 □

生产实践

自拟题目

理工类 题目类型 文管类

工程设计类□ 综合类 □ 应用型 □

软件开发类□
(划√号,不可多选)

文献综述型 □ (划√号,不可多选)

课 题 简 述

卷积码是一种性能优良的信道编码方式,目前在通信领域得到了广泛的应 用。 系统的掌握差错控制系统及信道编码原理的基础上, 掌握卷积码的基本原理, 研究卷积码编译码过程及编译码算法。在系统的掌握卷积码编、译码技术的基础 上,完成卷积码的编码、解码算法,通过仿真验证,利用 FPGA 实现编码、译码 过程

本 课 题 预 期 目 标

须填写本课题应完成的工作,课题预期目标和成果形式 工作任务: 1、完成 FPGA 硬件系统的设计。 2、完成卷积码的编译码算法,以 Verilog 编写程序,并在 quartus 下仿真。 预期目标: 1、利用 FPGA 系统实现卷积码的编码、译码; 2、能够观察到基带数据、编码后的数据、译码后的基带数据。 3、从理论上、实际系统两个角度对卷积码的实际纠错性能进行研究。 成果形式: 1、提交硬件系统; 2、提交研究报告。

技术要求
上机 电路板 1 40 机时 块 阅读文献 15 篇 图纸 张 1 万字

读书笔记

1 王连成,卷积码及其 Viterbi 译码的 FPGA 设计与实现 西安电子科技大学 硕士学位论文,

主 要 参 考 资 料

2010 年 2 Bernard Sklar 著,宋平平等译. 数字通信——基础与应用 电子工业出版社,2002 年 3 王松武等 常用电路模块分析与设计指导 清华大学出版社 2007年

基层学术组织负责人审核意见:

基层学术组织负责人签字: 年 (院)系学士学位论文工作领导小组审核意见: 月 日

(院)系毕业设计(论文)工作领导小组组长签字: (院)系盖章 年 做该课题 学生姓名 班 级 学 号 月 日

注:1、指导教师对应每个毕业论文(设计)题目应填写该表一份,题目申报人可为指导教师组。 2、题目来源和题目类型要求单选,若该题目属于两种类型,则只能选择一种最主要的类型打√。 3、此表一式一份,由院(系)留存,如无改动在毕业设计结束后连同电子版一起交校档案馆存档。


相关文档

基于MATLAB的卷积码编译码器设计
卷积码译码器设计
卷积码编译码器的VHDL 设计
基于FPGA的卷积码的编-译码器设计
基于FPGA的卷积码的编_译码器设计与实现
卷积码编码器及Viterbi译码器的设计
基于FPGA的卷积码译码器设计
Matlab的卷积码译码器的设计与仿真
基于Matlab的卷积码译码器的设计与仿真
电脑版