[毕业设计]基于51单片机的数字频率计

数理与信息工程学院 毕 业 设 计
题 目: 基于 51 单片机的数字频率计



业:

计算机科学与技术(专升本)



级:

056 计算机科学与技术



名:

蔡永

学号: 学号:

05191131

指导老师: 指导老师:

余水宝



绩:

( 2006.6 )

浙江师范大学数理与信息工程学院毕业设计——基于 51 单片机的数字频率计





…………………………………………………………… ………………………………………………………2 第 1 节 引言 ……………………………………………………………
1.1 数字频率计概述…………………………………………………………………………2 1.2 频率测量仪的设计思路与频率的计算…………………………………………………2 1.3 基本设计原理……………………………………………………………………………3

数字频率计(低频) 的硬件结构设计………………………… …………………………4 第 2 节 数字频率计 低频) ( 的硬件结构设计…………………………
2.1 系统硬件的构成…………………………………………………………………………4 2.2 系统工作原理图…………………………………………………………………………4 2.3AT89C51 单片机及其引脚说明 …………………………………………………………5 2.4 信号调理及放大整形模块………………………………………………………………7 2.5 时基信号产生电路………………………………………………………………………7 2.6 显示模块…………………………………………………………………………………8

软件设计……………………………………………………… ………………………………………………………12 第 3 节 软件设计………………………………………………………
3.1 定时计数 ………………………………………………………………………………12 3.2 量程转换 ………………………………………………………………………………12 3.3 BCD 转换…………………………………………………………………………………12 3.4 LCD 显示…………………………………………………………………………………12

第 4 节 结束语 ……………………………………………………… 13 ………………………………………………………………14 ……………………………………………… 参考文献 ……………………………………………………………… 汇编源程序代码………………………………………………… …………………………………………………15 附录 汇编源程序代码…………………………………………………

1

浙江师范大学数理与信息工程学院毕业设计——基于 51 单片机的数字频率计

基于 51 单片机的数字频率计
数理与信息工程学院 计算机专升本 056 班 蔡永 指导老师 余水宝 第 1 节 引言
本应用系统设计的目的是通过在"单片机原理及应用"课堂上学习的知识, 以及查阅资料,培养一种自学的能力.并且引导一种创新的思维,把学到的知识 应用到日常生活当中. 在设计的过程中, 不断的学习, 思考和同学间的相互讨论, 运用科学的分析问题的方法解决遇到的困难,掌握单片机系统一般的开发流程, 学会对常见问题的处理方法, 积累设计系统的经验, 充分发挥教学与实践的结合. 全能提高个人系统开发的综合能力,开拓了思维,为今后能在相应工作岗位上的 工作打下了坚实的基础.

1.1 数字频率计概述
数字频率计是计算机,通讯设备,音频视频等科研生产领域不可缺少的测量 仪器.它是一种用十进制数字显示被测信号频率的数字测量仪器.它的基本功能 是测量正弦信号,方波信号及其他各种单位时间内变化的物理量.在进行模拟, 数字电路的设计,安装,调试过程中,由于其使用十进制数显示,测量迅速,精 确度高,显示直观,经常要用到频率计. 本数字频率计将采用定时,计数的方法测量频率,采用一个 1602A LCD 显示 器动态显示 6 位数.测量范围从 1Hz—10kHz 的正弦波,方波,三角波,时基宽 度为 1us,10us,100us,1ms.用单片机实现自动测量功能. 基本设计原理是直接用十进制数字显示被测信号频率的一种测量装置. 它以 测量周期的方法对正弦波,方波,三角波的频率进行自动的测量.

1.2 频率测量仪的设计思路与频率的计算
频率测量仪的设计思路主要是:对信号分频,测量 一个或几个被测量信号周期中已知标准频率信号的周 期个数,进而测量出该信号频率的大小,其原理如右图 1所示.
图 1 频率测量原理

2

浙江师范大学数理与信息工程学院毕业设计——基于 51 单片机的数字频率计

若被测量信号的周期为,分频数m1,分频后信号的周期为T,则:T=m1Tx .由 图可知: T=NTo (注:To为标准信号的周期,所以T为分频后信号的周期,则可以算出被测量信 号的频率f. ) 由于单片机系统的标准频率比较稳定,而是系统标准信号频率的误差,通常情况 下很小;而系统的量化误差小于 1,所以由式 T=NTo 可知,频率测量的误差主要 取决于 N 值的大小,N 值越大,误差越小,测量的精度越高.

基本设计原理 1.3 基本设计原理
基本设计原理是直接用十进制数字显示被测信号频率的一种测量装置. 它以 测量周期的方法对正弦波,方波,三角波的频率进行自动的测量. 所谓"频率" ,就是周期性信号在单位时间(1s)内变化的次数.若在一定 时间间隔 T 内测得这个周期性信号的重复变化次数 N, 则其频率可表示为 f=N/T. 其中脉冲形成电路的作用是将被测信号变成脉冲信号, 其重复频率等于被测频率 fx.时间基准信号发生器提供标准的时间脉冲信号,若其周期为 1s,则门控电路 的输出信号持续时间亦准确地等于 1s.闸门电路由标准秒信号进行控制,当秒 信号来到时,闸门开通,被测脉冲信号通过闸门送到计数译码显示电路.秒信号 结束时闸门关闭,计数器停止计数.由于计数器计得的脉冲数 N 是在 1 秒时间 内的累计数,所以被测频率 fx=NHz.

3

浙江师范大学数理与信息工程学院毕业设计——基于 51 单片机的数字频率计

数字频率计 低频) 率计( 第2节 数字频率计(低频)的硬件结构设计
2.1 系统硬件的构成 本频率计的数据采集系统主要元器件是单片机 AT89C51,由它完成对待测信 号频率的计数和结果显示等功能,外部还要有分频器,显示器等器件.可分为以 下几个模块: 放大整形模块, 秒脉冲产生模块, 换档模拟转换模块, 单片机系统, LCD 显示模块.各模块关系图如图 2 所示:

显 示

倍 频 锁 相

单 片 机

放 大 整 形

被 测 信 号

时 基 电 路

图 2 数字频率计功能模块

2.2 系统工作原理图
该系统工作的总原理图如图 3 所示:

图 3 数字频率计系统工作原理图
4

浙江师范大学数理与信息工程学院毕业设计——基于 51 单片机的数字频率计

2.3 AT89C51 单片机及其引脚说明 单片机及其引脚说明
89C51 是一种高性能低功耗的采用 CMOS 工艺制造的 8 位微控制器,它提 供下列标准特征:4K 字节的程序存储器,128 字节的 RAM,32 条 I/O 线,2 个 16 位定时器/计数器, 一个 5 中断源两个优先级的中断结构,一个双工的串行口, 片上震荡器和时钟电路. 引脚说明: VCC:电源电压 GND:地 P0 口:P0 口是一组 8 位漏极开路型双向 I/O 口,作为输出口用时,每个 引脚能驱动 8 个 TTL 逻辑门电路.当对 0 端口写入 1 时,可以作为高阻抗输入端 使用. 当 P0 口访问外部程序存储器或数据存储器时,它还可设定成地址数据总线 复用的形式.在这种模式下,P0 口具有内部上拉电阻. 在 EPROM 编程时,P0 口接收指令字节,同时输出指令字节在程序校验时. 程序校验时需要外接上拉电阻. P1 口:P1 口是一带有内部上拉电阻的 8 位双向 I/O 口.P1 口的输出缓冲 能接受或输出 4 个 TTL 逻辑门电路.当对 P1 口写 1 时,它们被内部的上拉电阻 拉升为高电平,此时可以作为输入端使用.当作为输入端使用时,P1 口因为内 部存在上拉电阻,所以当外部被拉低时会输出一个低电流(IIL) . P2 口:P2 是一带有内部上拉电阻的 8 位双向的 I/O 端口.P2 口的输出缓 冲能驱动 4 个 TTL 逻辑门电路.当向 P2 口写 1 时,通过内部上拉电阻把端口拉 到高电平,此时可以用作输入口.作为输入口,因为内部存在上拉电阻,某个引 脚被外部信号拉低时会输出电流(IIL) . P2 口在访问外部程序存储器或 16 位地址的外部数据存储器 (例如 MOVX @ DPTR)时,P2 口送出高 8 位地址数据.在这种情况下,P2 口使用强大的内部上 拉电阻功能当输出 1 时.当利用 8 位地址线访问外部数据存储器时(例 MOVX @ R1),P2 口输出特殊功能寄存器的内容. 当 EPROM 编程或校验时,P2 口同时接收高 8 位地址和一些控制信号. P3 口:P3 是一带有内部上拉电阻的 8 位双向的 I/O 端口.P3 口的输出缓 冲能驱动 4 个 TTL 逻辑门电路.当向 P3 口写 1 时,通过内部上拉电阻把端口拉 到高电平,此时可以用作输入口.作为输入口,因为内部存在上拉电阻,某个引

5

浙江师范大学数理与信息工程学院毕业设计——基于 51 单片机的数字频率计

脚被外部信号拉低时会输出电流(IIL) . P3 口同时具有 AT89C51 的多种特殊功能,具体如下表 1 所示: 端口引脚 P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7 第二功能 RXD (串行输入口) TXD(串行输出口)

INT 0 (外部中断 0) INT 1 (外部中断 1)
T0(定时器 0) T1(定时器 1)

WR (外部数据存储器写选通)
RD (外部数据存储器都选通)
表 1 P3 口的第二功能

RST:复位输入.当振荡器工作时,RST 引脚出现两个机器周期的高电平将 使单片机复位. ALE/ PROG :当访问外部存储器时,地址锁存允许是一输出脉冲,用以锁 存地址的低 8 位字节.当在 Flash 编程时还可以作为编程脉冲输出( PROG ) . 一般情况下, 是以晶振频率的 1/6 输出, ALE 可以用作外部时钟或定时目的. 但也要注意,每当访问外部数据存储器时将跳过一个 ALE 脉冲. PSEN :程序存储允许时外部程序存储器的读选通信号.当 AT89C52 执行 外部程序存储器的指令时,每个机器周期 PSEN 两次有效,除了当访问外部数据 存储器时, PSEN 将跳过两个信号. EA /VPP:外部访问允许.为了使单片机能够有效的传送外部数据存储器从 0000H 到 FFFH 单元的指令, EA 必须同 GND 相连接.需要主要的是,如果加密位 1 被编程,复位时 EA 端会自动内部锁存. 当执行内部编程指令时, EA 应该接到 VCC 端. XTAL1:振荡器反相放大器以及内部时钟电路的输入端. XTAL2:振荡器反相放大器的输出端. 在本次设计中,采用 89C51 作为 CPU 处理器,充分利用其硬件资源,结合 D 触发器 CD4013,分频器 CD4060,模拟转换开关 CD4051,计数器 74LS90 等数字 处理芯片, 主要控制两大硬件模块, 量程切换以及显示模块. 下面还将详细说明.

6

浙江师范大学数理与信息工程学院毕业设计——基于 51 单片机的数字频率计

2.4 信号调理及放大整形模块
放大整形系统包括衰减器,跟随器,放大器,施密特触发器.它将正弦输入 信号 Vx 整形成同频率方波 Vo,幅值过大的被测信号经过分压器分压送入后级放 大器,以避免波形失真.由运算放大器构成的射级跟随器起阻抗变换作用,使输 入阻抗提高.同相输入的运算放大器的放大倍数为(R1+R2)/R1,改变 R1 的大 小可以改变放大倍数.系统的整形电路由施密特触发器组成,整形后的方波送到 闸门以便计数. 由于输入的信号幅度是不确定,可能很大也有可能很小,这样对于输入信 号的测量就不方便了,过大可能会把器件烧毁,过小可能器件检测不到,所以在 设计中采用了这个信号调理电路对输入的波形进行阻抗变换,放大限幅和整形, 信号调理部分电路具体实现电路原理图和参数如下图 4 所示:
DIODE D5 ZENER1 VCC15V 8 D2 DIODE D4 VCC15V J1 2 1 CON2 LF353 4 R2 RES1 C1 105 U1A 3 1 2 8 6 R1 RES1 U1B 6 7 5 LF353 GND 4 1 GND GND -VCC15V GND LM311 R5 RES1 2 7 3 5 U3 2 12 1 13 3 11 4 10 DIODE R6 RES1 IC1 D1 D2 CLR1 CLR2 CLK1 CLK2 SET1 SET2 74LS14 +5V Q1 Q2 Q1 Q2 GND 14 6 8 5 9 7 GND GND VCC DIODE 5V

J2 1 2 CON2

-VCC15V R4 RES1 R3 RES1

图4

时基信号产生电路: 2.5 时基信号产生电路:
CD4013------双上升沿 D 触发器 ,引脚及功能见如下图 5: CD4013 CD4013 由两个相同的,相互独立的数据型触发器构成.每个触发器有独立 的数据置位复位时钟输入和 Q 及 Q 非输出.此器件可用作移位寄存器,且通过 将 Q 非输出连接到数据输入,可用作计数器和触发器.在时钟上升沿触发时,加 在 D 输入端的逻辑电平传送到 Q 输出端.置位和复位或复位线上的高电平完成.

图 5 CD4013 芯片引脚用功能图

7

浙江师范大学数理与信息工程学院毕业设计——基于 51 单片机的数字频率计

CD4060------14 位二进制串行计数器,引脚及功能见如下图 6: CD4060 CD4060 由一震荡器和 14 极二进制串行计数器位组成, 震荡器的结构可以是 RC 或晶振电路.CR 为高电平时,计数器清零且振荡器使用无效,所有的计数器 位均为主从触发器 CP1 非(和 CP0)的下降沿计数器以二进制进行计数,在时 钟脉冲线上使用施密特触发器对时钟上升和下降时间无限制.

图 6 CD4060 芯片引脚用功能图

时基信号的产生原理: 时基信号的产生原理: 本电路采用 32768HZ 晶体震荡器,利用 CD4060 芯片经过 14 级分频得到 14 ,在经过 CD4013 双 D 触发器经过二分频得到 0.5HZ 的方 2HZ 的信号(32768/2 ) 波,即输出秒脉冲信号使单片机进行计数.
VCC VCC U2 U10000000000 1 2 3 4 5 6 7 8 Q12 Q13 Q14 Q6 Q5 Q7 Q4 VSS VD D Q10 Q8 Q9 RESET ∮1 -∮0 ∮0 16 15 14 13 12 11 10 9 C1 10p R7 1M C2 0.1u 1 2 3 4 5 6 7 Q1 VD D -Q1 Q2 CLOCK1 -Q2 RESET1 CLOCK2 D1 RESET2 SET1 D2 VSS SET2 CD 4013 GN D 14 13 12 11 10 9 8 /IN TO

CD 4060

Y2 32768

图七 秒脉冲产生电路原理图

2.6

显示模块

基本技术: 1602 基本技术: 1) ,主要功能 A, 40 通道点阵 LCD 驱动; B, 可选择当作行驱动或列驱动; C, 输入/输出信号:输出,能产生 20×2 个 LCD 驱动波形;输入,接受控制器送
8

浙江师范大学数理与信息工程学院毕业设计——基于 51 单片机的数字频率计

出的串行数据和控制信号,偏压(V1∽V6); D, 通过单片机控制将所测的频率信号读数显示出来. 2) ,技术参数 2.1)极限参数表 名 称 符 号 电路电源 LCD 驱动电压 输入电压 静电电压 工作温度 储存温度 VDD - VSS VDD - VEE VIN MIN -0.3 VDD - 13.5 -0.3 -20 -30



准 值 TYPE

单 位 MAX 7.0 VDD + 0.3 VDD + 0.3 100 +70 +80 V V V V °C °C

-

2.2) 电参数表 名 称 符 号 输入高电平 输入低电平 输出高电平 输出低电平 工作电流 液晶驱动电压 VIH VIL VOH VOL IDD VDDVEE

测 试 条 件 IOH = 0.2mA IOL = 1.2mA VDD = 5.0V Ta = 0°C Ta = 25°C Ta = 50°C MIN 2.2 -0.3 2.4 -

标 准 值 TYPE

单位 MAX VDD 0.6 0.4 V V V V mA V

2.0 4.9 4.7 4.5

3) ,时序特性表 项 目 允许时间周期 允许脉冲宽度,高电平 允许上升和下降时间 地址建立时间 数据延迟时间 数据建立时间 数据保持时间 DATA HOLD TIME 地址保持时间

符 号 TCYCE PWEH tEr tEf tAS tDDR tDSW tH tDHR tAH

测试 条件

MIN 1000 450 -140 -195 10 20 10

标 准 值 TYPE ---------

单位 MAX -25 -320 ----ns ns ns ns ns ns ns ns ns

5.1a 5.1b

9

浙江师范大学数理与信息工程学院毕业设计——基于 51 单片机的数字频率计

4) ,引脚和指令功能 4.1)模块引脚功能表 引 线 号 符 号 名 称 1 Vss 接地 2 VDD 电路电源 3 VEE 液晶驱动电压 4 RS 寄存器选择信号 5 R/W 读/写信号 6 E 片选信号 7 DB0 | | 数据线 14 DB7 4.2)寄存器选择功能表 RS R/W 0 0 0 1 1 0 1 1 功 能 0V 5V±10% 保证 VDD-VEE=4.5∽5V 电压差 H:数据寄存器 L:指令寄存器 H:读 L:写 下降沿触发,锁存数据 数据传输

操 作 指令寄存器(IR)写入 忙标志和地址计数器读出 数据寄存器(DR)写入 数据寄存器读出

(注:忙标志为"1"时,表明正在进行内部操作,此时不能输入指令或数据,要等内 部操作结束,即忙标志为"0"时. ) 4.3) 指令功能 格式:RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 共 11 种指令:清除,返回,输入方式设置,显示开关,控制,移位,功能设 置,CGRAM 地址设 置,DDRAM 地址设置,读忙标志,写数据到 CG/DDRAM,读数据由 CG/DDRAM. 5) ,显示位与 DD RAM 地址的对应关系 显 示 位 序 号 1 2 DD RAM 第 一 行 00 01 地 址(HEX) 第 二 行 40 41

3 02 42

4 03 43

5 04 44

……………… ..………….. ……………..

40 27 67

6) ,初始化方法 用户所编的显示程序,开始必须进行初始化,否则模块无法正常显示,下面介 绍两种初始化方法; 6.1 利用内部复位电路进行初始化 下面指令是在初始化过程中执行的. (1)清屏(DISPLAY CLEAR); (2)功能设置(FUNCTION SET); DL = 1: 8Bit 接口数据; N = 0: 1 行显示; F = 0:5×7dot 字形; (3)显示开/关控制(DISPLAY ON/OFF CONTROL) D = 0: 显示关; C = 0: 光标关; B = 0: 消隐关
10

浙江师范大学数理与信息工程学院毕业设计——基于 51 单片机的数字频率计

(4)输入方式设置(ENTRY MODE SET ) I/D = 1:(增量): S = 0: 无移位: 6.2) 软件复位 如果电路电源不能满足复位电路的要求的话,那么初始化就要用软件来实 现,过程如下: 八位接口初始化流程图
电 源 开


VDD 上升到 4.5V 后等待>15


RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 0 0 0 0 1 1

×

×

×

×

↓等待>4.1ms
0 1 1

RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 0 0 0

×

×

×

×

↓等待>100us
0 1 1 × × ↓检查忙标志或延时 40us 0 1 1 N

RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 0 0 0

×

×

RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 0 0 0

F

×

×

↓检查忙标志或延时 40us
RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 0 0 0 0 0 0 1 us

0

×

×

↓检查忙标志或延时 40

RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 0 0 0 0 0 0 0 0 0 1

↓检查忙标志或延时 1.64
RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 0 0 0 0 0 0 0 1 I/D S

↓检查忙标志或延时 40
初 始 化 结 束

11

浙江师范大学数理与信息工程学院毕业设计——基于 51 单片机的数字频率计

第3节

软件设计

主要能过编写软件来控制硬件完成以下各模块的功能: 3.1 定时读数 3.2 量程转换 3.3 BCD 转换 3.4LCD 3.4LCD 显示的功能 LC 单片机当C/T=1时为计数方式,多路开关与定时器的外部引脚连通,外部计 数脉冲由引脚输入.当外部信号由1至0跳变时,计数器加1,此时T0成为外部事 件的计数器.由于确认一次由1至0的跳变要用24个振荡器周期,所以计数器的计 数频率为单片机内部计数器频率的1/24. 当C/T=0时为定时方式,对单片机内部计数器进行m2分频后,计数器的实际 计数频率为单片机内部频率凡的1/m2, 当GATE=0时,反相器输出为1,或门输出为1,打开与门,使定时器的启动仅 受TRO端信号电平的控制. 在此种情况下, INT0引脚的电平变化对或门不起作用. TRO=1时接通控制开关, 计数脉冲加到计数器上,每来一个计数脉冲,计数器加1,只有当TRO=0时,控制 开关断开,计数器停止计数. 当GATA=0时,若TRO=1,或门,与门全部打开,外部信号电平通过INTO引脚直接 控制定时器的启动和关闭.输人高电平时允许计数,否则停止计数. 根据定时器的结构原理,若我们将 GATE 位,TR0 均设为'1' ,INT0 端输人 被测频率信号,当被测信号的高电平到来时,开始计数;当被测信号的低电平到 来时,计数器停止计数,此时 TL0,TH0 的数据就是相应的 N 值.

12

浙江师范大学数理与信息工程学院毕业设计——基于 51 单片机的数字频率计

结 束 语
数字频率计是计算机,通讯设备,音频视频等科研生产领域不可缺少的测 量仪器.在进行模拟,数字电路的设计,安装,调试过程中,由于其使用十进制 数显示,测量迅速,精确度高,显示直观,会被经常使用到. 通过本次课程的设计, 不但加深我对在课程上所学到的单片机理论知识的认 识和理解,重新让自己认识到了这门学科的在应用方面的广阔前景,并且通过知 识与应用于实践的结合更加丰富了自己的知识.扩展了知识面,不但掌握了本专 业的相关知识,而且对其他专业的知识也有所了解,而且较系统的掌握单片机应 用系统的开发过程,因而自身的综合素质有了全面的提高 . 经过这次一个较完整的产品设计和制作过程, 对于认识到自己在知识方面存 在的不足,明确今后的学习方向是非常有益的,为将来的的就业提前打了下坚实 的基础.在设计过程中,得到了我的指导老师的悉心指导与帮助,还有其他老师 和同学的大力支持和协助,在此一并表示衷心的感谢.

13

浙江师范大学数理与信息工程学院毕业设计——基于 51 单片机的数字频率计

参考文献
[1]李光飞 ,楼苗然主编.51系列单片机.北京:北京航空航天大学出版社,2003 [2]黄正瑾编著.CPLD系统设计技术入门与应用. 北京: 电子工业出版社, 2002 [3]谢自美编著.电子线路设计实验测试.华中理工大学出版社,2002 [4]陈永甫编著.电子电路智能化设计.实例与应用.北京:电子工业出版,2002.8 [5]康华光主编.电子技术 基础(第四版).北京:高等教育出版社,1999

14

浙江师范大学数理与信息工程学院毕业设计——基于 51 单片机的数字频率计

附录 汇编源程序代码

RS

BIT P2.0 RW BIT E BIT ORG 0000H LJMP MAIN ORG 002BH LJMP IT1

;P3.4 脚接 RS 端 P2.1 ;P3.5 脚接 R_W 端 P2.2 ;P3.3 脚接 E 端

MAIN: MOV P0,#01H ;清除屏幕 ACALL ENABLE MOV P0,#01H ;清除屏幕 ACALL ENABLE MOV P0,#01H ;清除屏幕 ACALL ENABLE MOV P0,#38H ;8 位点阵方式 ACALL ENABLE MOV P0,#0cH ;开显示 ACALL ENABLE MOV P0,#06H ;移动光标 ACALL ENABLE MOV P0,#80H ;显示位置 ACALL ENABLE mov p0,#80h ;第一行的位置 call enable mov dptr,#date call write3 mov p0,#0c0h ;第二行的位置 call enable MOV SP,#7FH CLR CY mov r6,#00 mov r2,#00 MOV R3,#00 MOV TMOD,#15H MOV TL0,#00H MOV TH0,#00H mov th1,#high(65536-50000) mov tl1,#low(65536-50000) SETB TR1
15

cha1:

;setb ET1 ;LCALL

浙江师范大学数理与信息工程学院毕业设计——基于 51 单片机的数字频率计

XIANSHI SETB TR0 mov 27h,#00h CLR C MOV C,P1.6 MOV 27H.0,C CLR C MOV C,P1.7 MOV 27H.1,C mov a,27h ANL A,#03H MOV 17H,A CHA: JBC TF1,JINWEI ;益处进位 JMP CHA JINWEI:CLR TR1 mov th1,#high(65536-50000) mov tl1,#low(65536-50000) SETB TR1 INC R3 MOV A,R3 CJNE A,#20,CHA CLR TR0 CLR TR1 MOV R3,#00 MOV R2,TH0 MOV R6,TL0 lcall zhuan LCALL write1 MOV TL0,#00H MOV TH0,#00H jmp cha1 ZHUAN: MOV A,R2 CLR C MOV 20H,#00H MOV 21H,#00H MOV 22H,#00H MOV 24H,#00H MOV 25H,#00H MOV R3,#10H NEXT: RLC A MOV R2,A MOV A,20H ADDC A,20H
16

;JNB P3.2,$

浙江师范大学数理与信息工程学院毕业设计——基于 51 单片机的数字频率计

DA A MOV 20H,A MOV A,21H ADDC A,21H DA A MOV 21H,A MOV A,22H ADDC A,22H DA A MOV 22H,A MOV A,R2 DJNZ R3,NEXT MOV A,R6 clr c MOV R3,#08H NEXT1: RLC A MOV R6,A MOV A,24H ADDC A,24H DA A MOV 24H,A MOV A,25H ADDC A,25H DA A MOV 25H,A mov a,r6 DJNZ R3,NEXT1 clr c mov a,24h addc a,20h da a mov 20h,a mov a,25h addc a,21h da a mov 21h,a mov a,22h addc a,#00h da a mov 22h,a mov a,22h anl a,#0fh mov 31h,a mov a,22h
17

浙江师范大学数理与信息工程学院毕业设计——基于 51 单片机的数字频率计

anl a,#0f0h swap a mov 30h,a mov a,21h anl a,#0f0h swap a mov 32h,a mov a,21h anl a,#0fh mov 33h,a mov a,20h anl a,#0f0h swap a mov 34h,a mov a,20h anl a,#0fh mov 35h,a ret ;************** ;LCD 显示 ;************** ENABLE: CLR CLR CLR ACALL SETB RET write1: MOV MOV MOV MOV MOV MOV MOV mov call mov call MOV XRL

RS RW E DELAY E

;写数据 10H,#00H 11H,#00H 12H,#00H 13H,#00H 14H,#00H 15H,#00H 16H,#00H p0,#0ch enable p0,#0c0h enable A,17H A,#02H

;第二行的位置

18

浙江师范大学数理与信息工程学院毕业设计——基于 51 单片机的数字频率计

JNZ MOV MOV MOV MOV MOV MOV JMP XIAN1:MOV XRL JNZ MOV MOV MOV MOV MOV MOV JMP XIAN2:MOV XRL JNZ MOV MOV MOV MOV MOV MOV JMP XIAN3:MOV XRL JNZ MOV MOV MOV MOV MOV MOV XIAN:mov mov JZ MOV

XIAN1 40H,#00H 41H,#00H 42H,#00H 43H,30H 44H,31H 45H,32H XIAN A,17H A,#01H XIAN2 40H,#00H 41H,#00H 42H,30H 43H,31H 44H,32H 45H,33H XIAN A,17H A,#00H XIAN3 40H,#00H 41H,30H 42H,31H 43H,32H 44H,33H 45H,34H XIAN A,17H A,#03H XIAN 40H,30H 41H,31H 42H,32H 43H,33H 44H,34H 45H,35H r0,#40h a, @r0 L20 10H,#0FFH
19

浙江师范大学数理与信息工程学院毕业设计——基于 51 单片机的数字频率计

MOV mov movc call L20:INC MOV CJNE mov JZ PP: MOV MOV mov mov movc call

15H,#0FFH dptr,#date1 a,@a+dptr write2 R0 A, 10H A, #00H,PP a, @r0 L21 11H,#0FFH 15H,#0FFH a, @r0 dptr,#date1 a,@a+dptr write2

L21:INC MOV CJNE mov JZ PP2: MOV MOV mov mov movc call MOV CJNE MOV mov movc call L22: INC MOV CJNE mov JZ PP3: MOV mov mov

R0 A, 11H A, #00H,PP2 a, @r0 L22 12H,#0FFH 15H,#0FFH a, @r0 dptr,#date1 a,@a+dptr write2 A, 15H A,#0FFH,L22 A,#00H dptr,#XIAOSHUDIAN a,@a+dptr write2 R0 A, 12H A, #00H,PP3 a, @r0 L23 13H,#0FFH a, @r0 dptr,#date1
20

浙江师范大学数理与信息工程学院毕业设计——基于 51 单片机的数字频率计

movc call L23:INC MOV CJNE mov JZ PP4: MOV mov mov movc call L24:INC mov mov movc call MOV CJNE MOV MOV JMP KHZ:MOV QUSHU:movc call mov l3:mov call djnz ret write2: mov setb CLR clr call setb ret write3: mov a2: mov

a,@a+dptr write2 R0 A, 13H A, #00H,PP4 a, @r0 L24 14H,#0FFH a, @r0 dptr,#date1 a,@a+dptr write2 R0 a, @r0 dptr,#date1 a,@a+dptr write2 A,15H A, #00H,KHZ A,#00H dptr,#DANWEI1 QUSHU dptr,#DANWEI2 a,@a+dptr write3 r5,#4 a,#20h write2 r5,l3

p0, a rs rw e delay e

r1,#00h a, r1

;写数据

21

浙江师范大学数理与信息工程学院毕业设计——基于 51 单片机的数字频率计

movc call inc cjne ret delay: mov d1: mov d2: djnz djnz ret

a, @a+dptr write2 r1 a,#00h,a2

r7, r6, r6, r7,

#255 #255 d2 d1

date: db "the frequency is",00h date1: db 30h,31h,32h,33h,34h,35h,36h,37h,38h,39h DANWEI1: DB "HZ ",00h DANWEI2: DB "KHZ ",00h XIAOSHUDIAN: DB ".",00h

22


相关文档

基于51单片机的数字频率计_毕业设计
51单片机课程设计基于51单片机的数字频率计
基于51单片机的数字频率计
基于51单片机的数字频率计_毕业设计论文
基于51单片机的数字频率计毕业设计说明书
基于51单片机的数字频率计_毕业设计论文 精品
基于51单片机的数字频率计单片机期末课程设计
基于51单片机的数字频率计设计
基于51单片机数字频率计课程设计
基于51单片机的数字频率计毕业设计论文
电脑版