2 Quartus II及其原理图设计 PPT资料共77页_图文

QuartusII介绍及原理图设计
1

QUARTUS II 软件介绍
1、版本下载地址:
ftp://ftp.altera/outgoing/release/91_quartus_windows.exe (2.77 GB)
2、破解下载地址:
down.qiannao/space/file/sniper1987/share/2019/4/25/Crack_Alter a_6.0-002d9.1.rar/.page Crack_Altera_6.0-9.1.rar
3、安装和破解详细说明地址:
cns/crazybingo/archive/2019/05/14/1735341.html
2

QUARTUS II 安装注意事项
1、需要5GB空间 2、需要关闭杀毒软件(所以最好是断网安装) 3、安装过程中选择路径中最好不要有中文,下 划线等
3

QUARTUS II 设计开发流程
4

QUARTUS II 文件格式介绍
5

QUARTUS II –图表和原理图编辑器
1、图表模块编辑是主要的顶层设计的主要方法 2、原理图编辑是传统的设计输入方法 3、用户可以利用加入QUARTUS II提供的LPMs,宏功 能等函数以及用户自己的库函数来设计 4、提供“智能”的模块链接和映射
6

QUARTUS II –图表模块设计流程
7

QUARTUS II –新建项目
1、新建项目:File->New Project Wizard,选择项 目路径,输入项目名称:Example,以及顶层文件 名:Example
其余选项采用默 认选项,可直接 点finish,若有 原始文件,点 next添加文件
8

QUARTUS II –新建项目
9

QUARTUS II –新建文件
1、新建项目:File->New ,在项目Example中新建 文件,因新建项目时顶层文件名为Example,所以 主文件名为Example
10

QUARTUS II –新建文件
(1)、Block Diagram/Schematic File ,原理图输入 方式,易于理解,文件存放后缀为.bdf
(2)、Verilog HDL文件 ,主要用于用verilog HDL语 言编写程序实现功能,文件存放后缀为.v
(3)、Vector Waveform File ,仿真文件,主要用于 进行软件仿真,文件存放后缀为.vwf
(4)、Memory Initialization File,配置文件,主要 用于存储器部件rom,ram数据的写入,文件存放后 缀为.mif
11

QUARTUS II –原理图设计例子
2、调用Quartus内部元件,可在工作区直接双击, 再输入所需的元件名即可,例如调用元件库中的3-8 译码器,只要输入74138即可
12

QUARTUS II –原理图设计例子
13

QUARTUS II –原理图设计例子
14

QUARTUS II –原理图设计例子
3、编译文件:文件建立完毕,点击右上角的紫红色 按钮Start Compilation进行编译
15

QUARTUS II –原理图设计例子
16

QUARTUS II –原理图设计例子
17

QUARTUS II –原理图设计例子
4、进行软件仿真Example.vwf:左侧右键->Insert Node or Bus(或直接双击),在对话框中选择Node Finder,导入输入输出端
双击
18

QUARTUS II –原理图设计例子
19

QUARTUS II –原理图设计例子
20

QUARTUS II –原理图设计例子
21

QUARTUS II –原理图设计例子
22

QUARTUS II –原理图设计例子
23

QUARTUS II –原理图设计例子
5、在仿真文件中设置输入值,点右上角的蓝色按钮 Start Simulation进行仿真,设置如下
双击设置时 间点
24

QUARTUS II –原理图设计例子
25

QUARTUS II –原理图设计例子
26

QUARTUS II –原理图设计例子
27

QUARTUS II –原理图设计例子
28

QUARTUS II –原理图设计例子
29

QUARTUS II –原理图设计例子
最终设置
30

QUARTUS II –原理图设计例子
31

QUARTUS II –原理图设计例子
32

QUARTUS II –Functional Simulation功能仿真 功能仿真:验证综合电路逻辑运算单元的正确性, 不考虑器件的时延,算是理想状态下的仿真, Quartus II程序默认timing simulation
33

QUARTUS II –Functional Simulation功能仿真
34

QUARTUS II –Functional Simulation功能仿真
35

QUARTUS II –Functional Simulation功能仿真
36

QUARTUS II –Timing Simulation功能仿真 时序仿真:通过功能仿真验证设计文件的正确性, 就压考虑综合电路遇到的时延问题。时序仿真同时 验证电路的逻辑和时序正确性。
37

QUARTUS II –习题一
1-1 基于Quartus II软件,用D触发器设计一个2分频电路, 并做波形仿真,在此基础上,设计一个4分频和8分频电路, 做波形仿真。
选择菜单File->Create/Update->Create Symbol Files for Current File将二分频生成一个元件符号,以供调用,可用来 生成4分频,8分频,当然也可以直接将2分频的输出信号作 为下一个分频器的输入信号
38

编译注意
要设置正确的工作文件 为Top-Level
39

编译注意
要设置正确和工作文件 匹配的vwf文件
40

QUARTUS II –习题一
1-2 基于Quartus II软件,用7490设计一个能计时(12小 时)、计分(60分)和计秒(60秒)的简单数字钟电路。 设计过程如下: (1)先用Quartus II的原理图输入方式,用7490连接成包 含进位输出的模60的计数器,并进行仿真,如果功能正确, 则将其生成一个部件; (2)将7490连接成模12的计数器,进行仿真,如果功能正 确,也将其生成一个部件; (3)将以上两个部件连接成为简单的数字钟电路,能计时、 计分和计秒,计满12小时后系统清0重新开始计时。 (4)在实现上述功能的基础上可以进一步增加其它功能, 比如校时功能,能随意调整小时、分钟信号,增加整点报时 功能等。
41

编译注意
要查找器件的资料,确保管脚定义,及其管脚工作状态 注意总线的画法和定义
注意同步清零和异步清零的方法
42

QUARTUS II –习题一
1-3 基于Quartus II软件,用部分积右移方式设计实现一 个4位二进制乘法器,选择合适的器件,画出电路连接
43

QUARTUS II –习题一

1-4 基于Quartus II软件,用74161设计一个模99的计

数器,个位和十位都采用8421BCD码的编码方式设计,分

别用置0和置1两种方法实现,完成原理图设计输入、编译、

仿真和下载整个过程。

清零 预置

使能

时钟

预置数据输 入

输出

RD LD EP ET CP A B C D QA QB QC QD

L × × × × ×××× L L L L

H L ×× ? ABCD A B C D

H H L × × ××××

保持

H H × L × ××××

保持

H H H H ? ××××

计数

44

QUARTUS II –习题一
1-5 基于Quartus II软件,用7490设计一个模71计数器, 个位和十位都采用8421BCD码的编码方式设计,完成原理 图设计输入、编译、仿真和下载整个过程。 1-6 基于Quartus II,用74283(4位二进制全加器)设计 实现一个8位全加器,并进行综合和仿真,查看综合结果和 仿真结果。
45

QUARTUS II –习题一
1-7 基于Quartus II,用74194(4位双向移位寄存器)设 计一个“00011101”序列产生器电路,进行编译和仿真, 查看仿真结果。 1-8 基于Quartus II软件,用D触发器和适当的门电路实现 一个输出长度为15的m序列产生器,进行编译和仿真,查看 仿真结果。
46

QUARTUS II –习题一
1-9 用D触发器构成按循环码(000-001-011-111-101100-000)规律工作的六进制同步计数器。 1-10 用74194、74273、D触发器等器件组成8位串入并 出的转换电路,要求在转换过程中数据不变,只有当8位一 组数据全部转换结束后,输出才变化一次。
47

QUARTUS II –习题一
1-9 用D触发器构成按循环码(000-001-011-111-101100-000)规律工作的六进制同步计数器。 1-10 用74194、74273、D触发器等器件组成8位串入并 出的转换电路,要求在转换过程中数据不变,只有当8位一 组数据全部转换结束后,输出才变化一次。
48

QUARTUS II –习题一
1-11 设计一个运算电路,实现两个二位二进制数的平方和 。 1-12 用双2线4线译码器74LS139扩展成3线—8线译码器 。 1-13 用74LS283设计四位二进制加减计算器 1-14 用74LS283完成四位二进制乘法运算 1-15 用74LS290级联实现模87计数器
49

QUARTUS II –习题一
1-16 用74LS161及门电路产生序列信号发生器 1-17 用74LS161及74LS138产生节拍发生器 1-18 用移位寄存器设计序列信号发生器 1-19 用D触发器设计只有八个状态的四级约翰逊计数器 1-20 用JK触发器设计同步五进制加法计数器
50

QUARTUS II –基于LPM宏单元库的设计

内容

? 乘法器模块 ? 计数器模块 ? 锁相环模块 ? 存储器模块 ? 其他模块

51

QUARTUS II –基于LPM宏单元库的设计
Megafunction库是Altera提供的参数化 模块库。从功能上看,可以把 Megafunction库中的元器件分为:
? 算术运算模块(arithmetic) ? 逻辑门模块(gates) ? 储存模块(storage) ? IO模块(I/O)
52

QUARTUS II –基于LPM宏单元库的设计

算数运算模块库

53

QUARTUS II –基于LPM宏单元库的设计
lpm_mult
参数化乘法器lpm_mult宏功能模块的基本参数表
54

QUARTUS II –基于LPM宏单元库的设计
(1)调用lpm_mult
55

QUARTUS II –基于LPM宏单元库的设计
(2)lpm_mult参数设置

输入输出位宽设置

乘法器类型设置
56

QUARTUS II –基于LPM宏单元库的设计
8位有符号乘法器电路
57

QUARTUS II –基于LPM宏单元库的设计
计数器模块
计数器输出端口宽度和计数方向设置
58

QUARTUS II –基于LPM宏单元库的设计

计数器模和控制端口设置

59

QUARTUS II –基于LPM宏单元库的设计
更多控制端口设置 60

QUARTUS II –基于LPM宏单元库的设计
lpm_counter计数器功能仿真波形 模24方向可控计数器电路
61

QUARTUS II –基于LPM宏单元库的设计 锁相环模块
参数化锁相环宏模块altpll以输入时钟信号作为参考信 号实现锁相,从而输出若干个同步倍频或者分频的片内 时钟信号。与直接来自片外的时钟相比,片内时钟可以 减少时钟延迟,减小片外干扰,还可改善时钟的建立时 间和保持时间,是系统稳定工作的保证。不同系列的芯 片对锁相环的支持程度不同,但是基本的参数设置大致 相同,下面便举例说明altpll的应用。
62

QUARTUS II –基于LPM宏单元库的设计
(1)输入altpll宏功能模块

选择芯片和设置参考时钟

63

QUARTUS II –基于LPM宏单元库的设计

锁相环控制信号设置

64

QUARTUS II –基于LPM宏单元库的设计

输入时钟设置

65

QUARTUS II –基于LPM宏单元库的设计
(2)编译和仿真
锁相环电路 功能仿真波形
66

QUARTUS II –基于LPM宏单元库的设计
存储器模块
ROM(Read Only Memory,只读存储器)是存储器的 一种,利用FPGA可以实现ROM的功能,但其不是真正意义 上的ROM,因为FPGA器件在掉电后,其内部的所有信息都 会丢失,再次工作时需要重新配置。
Quartus II提供的参数化ROM是lpm_rom,下面用一 个乘法器的例子来说明它的使用方法,这个例子使用 lpm_rom构成一个4位×4位的无符号数乘法器,利用查表 方法完成乘法功能。
67

QUARTUS II –基于LPM宏单元库的设计

数据线、地址线宽度设置

68

QUARTUS II –基于LPM宏单元库的设计

控制端口设置

69

QUARTUS II –基于LPM宏单元库的设计

添加.mif文件

70

QUARTUS II –基于LPM宏单元库的设计
如下图所示就是基于ROM实现的4位×4位的无符号 数乘法器电路图,其参数设置为: LPM_WIDTH=8 LPM_WIDTHAD=8 LPM_FILE=mult_rom.mif
71

QUARTUS II –基于LPM宏单元库的设计
72

QUARTUS II –基于LPM宏单元库的设计
其他模块
Maxplus2库主要由74系列数字集成电路组成,包括 时序电路宏模块和运算电路宏模块两大类,其中时序电 路宏模块包括触发器、锁存器、计数器、分频器、多路 复用器和移位寄存器,运算电路宏模块包括逻辑预算模 块、加法器、减法器、乘法器、绝对值运算器、数值比 较器、编译码器和奇偶校验器。 对于这些小规模的集成电路,在数字电路课程中有详细 的介绍。他们的调入方法和Megafunction库中的宏模 块是一样的,只是端口和参数无法设置。
73

QUARTUS II –基于LPM宏单元库的设计
计数器74161设计举例
模10计数器
74

QUARTUS II –基于LPM宏单元库的设计
模10计数器仿真波形
75

习题
1 采用Quartus II软件的宏功能模块lpm_counter设计一 个模为60的加法计数器,进行编译和仿真,查看仿真结果。 2 采用Quartus II软件的宏功能模块lpm_rom,用查表的 方式设计一个实现两个8位无符号数加法的电路,并进行编 译和仿真。 3 先利用LPM_ROM设计4位×4位和8位×8位乘法器各一 个,然后用Verilog语言分别设计4位×4位和8位×8位乘法 器,比较两类乘法器的运行速度和资源耗用情况。 4 用数字锁相环实现分频,假定输入时钟频率为10MHz,想 要得到6MHz的时钟信号,试用altpll宏功能模块实现该电路。
76


相关文档

2 Quartus II及其原理图设计共77页
EDA设计流程及其工具_QUARTUS_II_快速设计指南(PPT69页)
Quartus_II_90基本设计流程_verilogHDL(PPT44页)
公司治理及其制度设计观点讲义(PPT 68页)
凸轮机构及其设计_图文.ppt 共34页PPT资料
城市设计理论及其方法_图文.ppt 57页PPT文档
设施选址及其评价(PPT 77页)
03第三讲模拟IC及其模块设计-PPT精品文档23页
模具设计与制造——第9章 冷锻工艺概述及其基本工序.ppt77页PPT
10齿轮机构及其设计810-PPT文档资料38页
电脑版