睿智FPGA开发板用户手册1.5版本最新_图文

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

伟欣科技 开发板 用户手册
? ? ? ? ? ? ? ? ? ? ? ? ? ?
?

?

睿智 FPGA 2C5/2C8

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

? ? ? 更新日期:2011‐12‐10? 请关注论坛,最新文档及资料、代码将在论坛发布? ? ? ? ? ? ? ? 我们的 FPGA 开发网? ? ? ? ? ? 官方网站:www.OurFPGA.com? ? 官方淘宝店:http://ourfpga.taobao.com? ? http://shop36398534.taobao.com/? 邮箱:OurFPGA@gmail.com? QQ 群:155291300?

提醒:请您在使用此开发板前,认真阅读此说明书,并将此 电子书妥善保管,在开发学习中,可能会经常使用查询!
? ? ? ?

?

? ? ? ?
?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

? ? 欢迎对 FPGA、嵌入式、单片机等感兴趣的朋友登陆网站,参加 技术交流,下载技术资料。在普通会员区,提供了约 200 多门视频教 程下载(截止到 2011 年 8 月 1 日的数量,每周会更新添加,数量还 在增加中。) 。,欢迎您来访!? 现在立即去体验一下:www.OurFPGA.com? ?

?
? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?
?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

开发板简介?
? FPGA 与 EDA 技术是目前相当热门的技术,翻遍各大招聘网站电子类招聘信息,类似 “精通 FPGA 技术,熟悉 Verilog?VHDL 语言”等字眼已经为应聘者所熟悉;甚至,有的时候, “熟悉 FPGA”就意味着高薪!实际上,FPGA 技术已经成为目前电子行业应用最为广泛的技 术之一,未来的就业和发展前景相当好!? 目前有众多朋友热切的期望能学习 FPGA 知识,FPGA 技术实践性极强,拥有一块适合 学习需求的 FPGA 开发板是非常有必要的!睿智 FPGA 开发板正是为此推出的一套高性价比 开发板!此开发板由“伟欣科技?”精心设计开发,采用? Altera 公司的 CycloneII 系列芯片 EP2C5Q208C8、EP2C8Q208C8 作为核心处理器进行设计,CycloneII 系列芯片可以说是目前市 场上性价比最高的芯片,比第一代芯片设计上、内部的逻辑资源上都有很大的改进,同时价 格也可以被广大用户接受。? 睿智 FPGA 开发板采用核心板与接口板分离的方式,核心板上除 FPGA、各类存储器以 及用户扩展 PACK 外,还有按键、LED 及电源插座等。因为有用户扩展 PACK,核心板完全可 以脱离接口板而单独使用,通过 PACK,用于自己的设计或电子设计大赛,扩展性极好。接 口板上集成了最常用和经典外围接口, 所有的外设经过精心分配及设计, 不需要进行任何跳 线设置,实验时非常方便!此外,对于重点外设的关键信号都设置了测试点,方便用户使用 逻辑分析仪、示波器、万用表等进行信号测量。总之,睿智 FPGA 开发板是完全站在用户的 角度精心设计开发,简约不简单!同时,睿智 FPGA 开发板的配套光盘提供相当丰富的实验 代码及各种参考文档。? 睿智 FPGA 开发板用户群体面向广大的高校相关专业学生、电子爱好者、科研单位、企 事业单位的开发设计人员,适合于产品原型的快速开发、学生参加各种电子设计大赛、学习? FPGA? 技术入门,课程设计以及毕业设计等,亦可用于系统设计前期快速评估设计方案。特 别适合 FPGA、NIOSII、SOPC 快速入门和产品开发及验证。? ? ?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

第一章? 注意事项(必看! )?
我们认为以下几条是特别重要的提醒事项,将其放在最前面,请认真阅读并牢记!?

1.1 软件及环境?
强烈建议使用 Windows?XP 中文版系统使用开发板及安装相关软件!本开发板配套使用 的说明文档、代码、程序、文档等信息均在 XP 中文系统下测试。使用统一的电脑环境,有 利于避免使用其它系统造成的未知错误,也有利于出现问题后,和技术支持人员沟通,利于 QQ 群学友沟通,利于论坛各学友沟通交流!? Altera 的软件版本在不断的升级,目前我们推荐使用最新版本 QuartusII11.0,此版本软件 经作者使用,认为各方面功能均达到最好,并且支持中文注释(此功能对于初学者是很非常 方便的) ,光盘中附带了软件安装包。Quartus?II 软件和 NIOS? 软件的版本必须一致,并安装 在同一个目录下面,安装目录不要有中文和空格。详细情况请参考后面章节的安装说明。? 关于 QuartusII 软件安装破解,在后面有详细步骤说明,请大家耐心阅读,并仔细认真 按说明操作,不要想当然,目前发现,很多客户收到开发板,出现问题最多的就是软件的 安装和破解,明明手册提供了安装详细说明,可有部分人就是不愿意看,自己在那里瞎捣 腾,结果弄得软件装不好,破解了不成功,在那里急得蹦,火急火燎的找技术支持,但又 听不进去建议。在这里强调一下,初学者还是认真的按说明来操作,安装与破解不是技术 活,没有任何技术含量,只要按手册上认真操作,一定能成功。?

1.2?JTAG 及 AS 的插拔安全?
? 开发板带有 JTAG 和 AS 下载接口,严禁带电拔插 JTAG 及 AS 下载线!带电操作容易对 FPGA 芯片的内部配置部分电路造成致命损坏,损坏后是无法修复的!请牢记一条:插拔下 载线时必须断电!这个与平时大家使用电脑主板插拔内存时差不多。这里再罗嗦几句: “别 说我们没提醒大家,既然提到,请大家严格尊照,这是为了您的利益,不要不当回事,由于 误操作导致开发板损坏的,我们不负责维修的” 。平时建议大家使用 JTAG 下载插口,如图 1.1 所示,红色框的为 JTAG 下载口。AS 插口在必要时再使用。平时不用开发板时,可以不 拔下载线,只拔 USB 与主机接口即可。?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

??????? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 图 1.1? 下载接口 JTGA 和 AS?

?

1.3 外接电源?
? ? ? ? 开发板套装里面附带标准 5V/2A 电源一条,5V 输入,内正外负。建议使用我们标配电 源,如果使用其它电源,请您一定确认输出电压是否为 5V,以免由于电压不同造成开发板 损坏!? ? 核心板和接口板均设有 5V 电源插口,位置在 PCB 左上角。如图 1.2 所示:使用开发板 时,只用随便接一个插口即可。不必要核心板和接口板都插电源。因为电源走线内部是相通 的。?

?????????????? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 图 1.2? ? ? 两个 5V 电源接口?

?

1.4 核心板与接口板连接?
核心板与接口板是通过三排接插口相连的,核心板上是双排座,接口板上是双排针。发 货到您手中的开发板,两块 PCB 板是已经装配好的。如果不单独使用核心板,那么平时不 要将核心板拔下,尽量避免频繁插拔两块板。即使要插拔时,请尽量小心谨慎些。? 取下核心板时,建议一手固定接口板,另一手拿住核心板 PCB 四周,用适度的力取下, 过程中尽量保持核心板的平整度,不时调整四周用力力度。参考图 1.3。?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

? 图 1.3? 取下核心板? 安装核心板时,注意核心板方向,要将核心板 PCB 四周边与接口板上白色示意线对齐, 并且保证插座和插针一一对应,确认无误后,方可安装。参考图 1.4 示意图。?

? 图 1.4? 安装核心板? ? ? ? ? ? ? ? ? ? ? ? ?
?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

第二章? 硬件资源描述?
开发板套件硬件是保证实验学习的基础, 这部分内容主要针对硬件部分做简单描述, 可 适当阅读或翻查,特别是涉及到硬件接口定义等信息时,了解这部分内容很有必要。同时, 可与光盘附带的硬件原理图一并参考使用。?

2.1 睿智 FPGA 开发板照片?
图 2.1‐2.7 为睿智 FPGA 开发板照片,包括全局、核心板、接口板及细节照片。?

? 图 2.1? 睿智 FPGA 开发板照片(一)? ?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

? 图 2.2? 睿智 FPGA 开发板照片(二)? ? ??

? ? 图 2.3? 睿智 FPGA 开发板照片(三)? ? ?
?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

? ? 图 2.4? 睿智 FPGA 开发板照片(四)? ?

? ? 图 2.5 睿智 FPGA 开发板照片(五)? ?
?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

? ? 图 2.6? 睿智 FPGA 开发板照片(六)? ?

? ? ? ?
?

? 图 2.7? 睿智 FPGA 开发板照片(七)? ?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

2.2 睿智 FPGA 开发板硬件介绍?
2.2.1 硬件资源图示?
以下资源图,以 EP2C5Q208C8N 主芯片为例。?

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 图 2.8? 开发板硬件资源图示?

2.2.2 核心板资源:?

?FPGA 主芯片采用 Altera 公司高性价比 FPGA:CycloneII 系列 EP2C5Q208C8N 或 EP2C8Q208C8N

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

?板载 EPCS4N 或 EPCS16N 串行配置芯片,同时支持 JTAG 和 AS 模式;

?采用 64Mbit 的 SDRAM,足够胜任 NIOSII 设计;

?板载 50MHz 有源晶振,提供系统工作主时钟;?

?采用大功率 LDO 电源管理芯片 1085‐3.3V,最大支持 3A 的 3.3V 电压输出;?

?采用 1117‐1.2V 稳压芯片,提供 FPGA 内核电压;?

?精心的去耦设计,采用大量去耦电容,PLL 电源采用 PI 型滤波;

?提供双 5V 直流电源插座,方便核心板单独使用和套装使用;

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

?红色电源指示灯及 IN5819 高速肖特基二极管,防止电源反接;?

?自锁按键电源开关;?

?一个系统复位按键 Reset,也可做为用户输入按键;?

?重配置按键及配置成功指示灯;?

?所有输入输出口精心设计分配,使用 3 个扩展接口插座,通用 2.54mm 间距;?

?JTAG 下载接口,对应下载的文件是 SOF 文件,速度快,JTAG 将程序直接下载到? FPGA? 中,但是掉电程序丢失,平时学习推荐使用 JTAG 方式,最后固化程序的时候再通过 AS 方 式将程序下载到配置芯片中即可;? ? ?

?AS 下载接口, 对应下载的是 POF 文件, 速度相对较慢, 需要重新上电并且拔掉下载线,
?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

才能工作,操作相对麻烦,不推荐学习的时候使用。?

2.2.3 接口板资源:

?DC5V 接口及红色 LED 电源指示灯;?

?板载 8 个独立按键,可做按键控制,数字逻辑基础实验等;?

?板载 8 位 LED 发光二极管,做数字逻辑基础流水,显示等实验;?

? 板 载 8 位 数 码 管 , 做 动 态 或 静 态 数 码 管 显 示 实 验 , 频 率 计 、 秒 表 ;?

? ? ? ? ?板载 4 位拨码开关,可做开关控制等实验;?

? 板 载

1

路 蜂 鸣 器 , 可 用 作 发 声 及 音 乐 实 验 ;?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

? ? ? ? ?设有 LCD1602 液晶屏接口,做字符显示实验(不包括 LCD) ;?

?设有 LCD12864 液晶屏接口,做汉字、字符等显示实验(不包括 LCD) ;?

?RS232 串口,可做串口通讯实验;?

?PS2











PS/2









;?

? ? ? ? ?温度传感器接口,可以做温度计实验;? ?

?TLC549?AD 转换器,可以做电压表等实验;?

?TLC5620?DA 转换器,实际作用更大了;?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

?256 色 VGA 接口,可做显示器实验等;?

?32.768KHz 基准晶振;?

??TL431,可作为 2.5V 电压基准源,?

?可调电位器,调节 DA 值;?

?I2C 串行 EEPROMAT24C08,做 IIC 总线实验;?

?PCF8563T 实时时钟;?

2.3 核心板电路分析?
2.3.1?FPGA 主芯片?
核心板上的 FPGA 芯片采用的是 CycloneⅡ系列的 EP2C5Q208C8N 或 EP2C8Q208C8N,此芯片资源丰富,价格适中,非常适合 FPGA 初中级学习使用,
?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

它的资源如图 2.9 所示。

图 2.9

EP2C5Q208C8N 芯片资源截图

通常,芯片的逻辑单元和 RAM 的数量是重要的参考指标,对于 EP2C5Q208 和 EP2C8Q208 来说,已经足够初学者使用了。核心板上 FPGA 主芯片的原理图如图 2.10 所示。
U1C U1A IO, (ASDO) IO, (nCSO) IO, LVDS15p (CRC_ERROR) IO, LVDS15n (CLKUSR) IO, LVDS14p IO, LVDS14n IO, LVDS13p, DQ1L0/_ IO, LVDS13n, DQ1L1/_ IO, LVDS12p, DQ1L2/_ IO, LVDS12n, DQ1L3/_ IO, VREFB1N0 IO, LVDS8p, (DPCLK0/DQS0L)/(DPCLK0/DQS0L) IO, LVDS8n IO, LVDS7p, (DPCLK1/DQS1L)/(DPCLK1/DQS1L) IO, LVDS7n IO, LVDS6n, DQ1L4/_ IO, DQ1L5/_ IO, LVDS5p, DQ1L6/_ IO, VREFB1N1 IO, LVDS3n, DQ1L7/_ IO, LVDS2p, DQ1L8/_ IO, LVDS2n, (DM1L/BWS#1L)/_ IO IO, LVDS0p IO, LVDS0n IO IO, PLL1_OUTp IO, PLL1_OUTn 1 2 3 4 5 6 8 10 11 12 13 14 15 30 31 33 34 35 37 39 40 41 43 44 45 46 47 48 PIN1 ASDI PIN2 nCS PIN3 PIN4 PIN5 PIN6 PIN8 PIN10 PIN11 PIN12 PIN13 PIN14 PIN15 PIN30 PIN31 PIN33 PIN34 PIN35 PIN37 PIN39 PIN40 PIN41 PIN43 PIN44 PIN45 PIN46 PIN47 PIN48 IO, LVDS56n IO, LVDS56p, (DM1R/BWS#1R)/(DM1R1/BWS#1R1) IO, LVDS54n (INIT_DONE) IO, LVDS54p (nCEO) IO, LVDS53n, DQ1R8/DQ1R17 IO, LVDS53p, DQ1R7/DQ1R16 IO, LVDS52n, DQ1R6/DQ1R15 IO, LVDS52p, DQ1R5/DQ1R14 IO, LVDS51n, DQ1R4/DQ1R13 IO, LVDS51p, DQ1R3/DQ1R12 IO, VREFB3N1 IO, DQ1R2/DQ1R11 IO, LVDS48n, DQ1R1/DQ1R10 IO, LVDS48p, (DPCLK6/DQS1R)/(DPCLK6/DQS1R) IO, LVDS47n, DQ1R0/DQ1R9 IO, LVDS47p, (DPCLK7/DQS0R)/(DPCLK7/DQS0R) IO, LVDS46n, DM0R/(DM1R0/BWS#1R0) IO, LVDS46p, _/DQ1R8 IO, LVDS45n, DQ0R7/DQ1R7 IO, LVDS45p, DQ0R6/DQ1R6 IO, LVDS44n, DQ0R5/DQ1R5 IO, LVDS44p, DQ0R4/DQ1R4 IO, LVDS42n, DQ0R3/DQ1R3 IO, LVDS42p, DQ0R2/DQ1R2 IO, VREFB3N0 IO, LVDS39n, DQ0R1/DQ1R1 IO, LVDS39p, DQ0R0/DQ1R0 IO, LVDS38n IO, LVDS38p IO, PLL2_OUTp IO, PLL2_OUTn 105 106 107 108 110 112 113 114 115 116 117 118 127 128 133 134 135 137 138 139 141 142 143 144 145 146 147 149 150 151 152 PIN105 PIN106 PIN107 PIN108 PIN110 PIN112 PIN113 PIN114 PIN115 PIN116 PIN117 PIN118 PIN127 PIN128 PIN133 PIN134 PIN135 PIN137 PIN138 PIN139 PIN141 PIN142 PIN143 PIN144 PIN145 PIN146 PIN147 PIN149 PIN150 PIN151 PIN152

BANK 3

BANK 1
U1B

EP2C8Q208C8

EP2C8Q208C8 U1D IO, LVDS37n IO, LVDS37p, DQ0T0/DQ1T0 IO, LVDS36n, DQ0T1/DQ1T1 IO, LVDS36p, DQ0T2/DQ1T2 IO, LVDS35n, DQ0T3/DQ1T3 IO, LVDS35p, DQ0T4/DQ1T4 IO, LVDS34n IO, LVDS34p, (DPCLK8/DQS0T)/(DPCLK8/DQS0T) IO, VREFB2N0 IO, LVDS33n, DQ0T5/DQ1T5 IO, LVDS33p, DQ0T6/DQ1T6 IO, LVDS31n, DQ0T7/DQ1T7 IO, LVDS31p, _/DQ1T8 IO, LVDS29n, DM0T/(DM1T0/BWS#1T0) IO, LVDS29p IO, LVDS28n IO, LVDS28p IO, LVDS26p, DQ1T0/DQ1T9 IO, LVDS25n IO, LVDS25p, DQ1T1/DQ1T10 IO, LVDS24n, DQ1T2/DQ1T11 IO, LVDS24p, DQ1T3/DQ1T12 IO, VREFB2N1 IO, LVDS23n, DQ1T4/DQ1T13 IO, LVDS23p, DQ1T5/DQ1T14 IO, LVDS21n IO, LVDS21p IO, LVDS19n IO, LVDS19p, (DPCLK10/DQS1T)/(DPCLK10/DQS1T) IO, LVDS18n, DQ1T6/DQ1T15 IO, LVDS18p, DQ1T7/DQ1T16 IO, LVDS17p, DQ1T8/DQ1T17 IO, LVDS17n (DEV_CLRn) IO, LVDS16p, (DM1T/BWS#1T)/(DM1T1/BWS#1T1) IO, LVDS16n 160 161 162 163 164 165 168 169 170 171 173 175 176 179 180 181 182 185 187 188 189 191 192 193 195 197 198 199 200 201 203 205 206 207 208 PIN160 PIN161 PIN162 PIN163 PIN164 PIN165 PIN168 PIN169 PIN170 PIN171 PIN173 PIN175 PIN176 PIN179 PIN180 PIN181 PIN182 PIN185 PIN187 PIN188 PIN189 PIN191 PIN192 PIN193 PIN195 PIN197 PIN198 PIN199 PIN200 PIN201 PIN203 PIN205 PIN206 PIN207 PIN208 IO, LVDS77n (DEV_OE) IO, LVDS77p, (DM1B/BWS#1B)/(DM1B1/BWS#1B1) IO, LVDS76p, DQ1B8/DQ1B17 IO, LVDS76n, DQ1B7/DQ1B16 IO, LVDS75p, DQ1B6/DQ1B15 IO, LVDS75n, DQ1B5/DQ1B14 IO, LVDS74p, (DPCLK2/DQS1B)/(DPCLK2/DQS1B) IO, LVDS74n IO, VREFB4N1 IO, LVDS70p, DQ1B4/DQ1B13 IO, LVDS70n, DQ1B3/DQ1B12 IO, LVDS68p, DQ1B2/DQ1B11 IO, LVDS68n, DQ1B1/DQ1B10 IO, LVDS67p, DQ1B0/DQ1B9 IO, LVDS67n IO, LVDS66p IO, LVDS66n IO IO, LVDS64p IO, LVDS64n IO, LVDS63p, DM0B/(DM1B0/BWS#1B0) IO, LVDS63n, _/DQ1B8 IO, LVDS62p, DQ0B7/DQ1B7 IO, LVDS62n, DQ0B6/DQ1B6 IO, VREFB4N0 IO, LVDS61p, DQ0B5/DQ1B5 IO, LVDS61n, DQ0B4/DQ1B4 IO, LVDS60p, (DPCLK4/DQS0B)/(DPCLK4/DQS0B) IO, LVDS60n IO, DQ0B3/DQ1B3 IO, LVDS59p, DQ0B2/DQ1B2 IO, LVDS59n, DQ0B1/DQ1B1 IO, LVDS58p, DQ0B0/DQ1B0 IO, LVDS58n IO, LVDS57p IO, LVDS57n 56 57 58 59 60 61 63 64 67 68 69 70 72 74 75 76 77 80 81 82 84 86 87 88 89 90 92 94 95 96 97 99 101 102 103 104 PIN56 PIN57 PIN58 PIN59 PIN60 PIN61 PIN63 PIN64 PIN67 PIN68 PIN69 PIN70 PIN72 PIN74 PIN75 PIN76 PIN77 PIN80 PIN81 PIN82 PIN84 PIN86 PIN87 PIN88 PIN89 PIN90 PIN92 PIN94 PIN95 PIN96 PIN97 PIN99 PIN101 PIN102 PIN103 PIN104

BANK 4

BANK 2

??
?

EP2C8Q208C8

EP2C8Q208C8

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

? ? ? ? ? ? ? ? ? ? ? ? ? 图 2.10?EP2C8Q208C8N 的 4 个 BANK 图?

2.3.2 存储器 SDRAM 电路? ?
核心板选用的 SDRAM 芯片是 HY57V641620FTP 为 64Mbit 容量, 地址为 A0~A11, SDRAM 的电源部分使用多个 104 电容进行了滤波处理,保证了芯片工作的电源稳定性。SDRAM 部 分原理图如图 2.11 所示:?
U2 PIN56 PIN57 PIN58 PIN59 PIN60 PIN61 PIN63 PIN64 PIN80 PIN77 PIN76 PIN75 PIN74 PIN72 PIN70 PIN69 PIN84 PIN82 PIN97 PIN96 PIN95 PIN68 S DQ0 S DQ1 S DQ2 S DQ3 S DQ4 S DQ5 S DQ6 S DQ7 S DQ8 S DQ9 S DQ10 S DQ11 S DQ12 S DQ13 S DQ14 S DQ15 SD CKE SD CLK SD CS SD RAS SD CAS SD WE 2 4 5 7 8 10 11 13 42 44 45 47 48 50 51 53 37 38 19 18 17 16 54 52 46 41 28 12 6 DQ0 DQ1 DQ2 DQ3 DQ4 DQ5 DQ6 DQ7 DQ8 DQ9 DQ10 DQ11 DQ12 DQ13 DQ14 DQ15 CKE CLK CS RAS CAS WE GND GND GND GND GND GND GND HY57V641620 HY57V641620 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10/AP A11 BS0 BS1 LDQM UDQM NC NC VCC VCC VCC VCC VCC VCC VCC 23 24 25 26 29 30 31 32 33 34 22 35 20 21 15 39 36 40 49 43 27 14 9 3 1 3.3V S A0 S A1 S A2 S A3 S A4 S A5 S A6 S A7 S A8 S A9 S A10 S A11 PIN103 PIN104 PIN106 PIN105 PIN94 PIN92 PIN90 PIN89 PIN88 PIN87 PIN102 PIN86

SD BS0 PIN99 SD BS1 PIN101 SD LDQM PIN67 SD UDQMPIN81

3.3V C22 104 C23 104 C24 104 C25 104 C26 104 C27 104

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 图 2.11? ? SDRAM 原理图?

2.3.3 电源电路?
电源是保证整个开发系统正常工作最重要的部分。核心板外部输入 5V 电源,经过 1085‐3.3V 稳压后输出 3.3V,3.3V 主要用于给 FPGA 所有 IO 口,核心板存储器电路、串行配 置器件、 复位电路和 LED 等供电。 然后 3.3V 送给 1117‐1.2V 稳压, 提供 FPGA 的内部核工作,
?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

以及锁相环部分电源工作。D1 为电源工作指示灯,在核心板的左上角,D0 为 1N5819,高 速肖特基二极管, 防止电源接反; 同时各电源输入及输出部分设计了高质量钽电容用作电源 滤波处理,提高系统电源稳定性。电源部分的原理图如图 2.12 所示。?
5V IN VCC5V 5V S1 VCC GND GND POWER LED U3 LM1085-3.3 VCC5V 3 C1 104 + C2 100uF/16V Vin GND Vout 2 C3 104 + C4 10uF/16V 3.3V 1 SW-SPST 2 3 D1 1N5819 R1 2K D0

1 U4 1117-1.2

3.3V 3 C5 104 + C6 10uF/16V Vin GND 1 Vout 2 C7 104

1.2V + C8 10uF/16V

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 图 2.12? 电源电路? ? 图 2.13 是? FPGA? 芯片的电源和地处理,FPGA 内核供电为 1.2V,I/O 口供电为 3.3V。 针对? 3.3V 和 1.2V 电源分别作了滤波处理,这里要说明的是:电源稳定性是系统非常重要的 前提保证,在电源处理上,我们不惜成本,使用了包括价格昂贵的钽电容在内的众多电容。 市面上有的开发板,为减小成本和简单,省掉了大量电容,这种做法是很不可取的。?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

3.3V C28 104 C29 104 C30 104 C31 104 C32 104 C33 104 C34 104 C35 104 C36 104 C37 104 C38 104 C39 104 C40 104 C41 104 C42 104 C43 104 C44 104

U1F 3.3V 7 29 42 166 172 183 194 202 109 122 136 148 62 71 83 91 98 VCCIO1 VCCIO1 VCCIO1 VCCIO2 VCCIO2 VCCIO2 VCCIO2 VCCIO2 VCCIO3 VCCIO3 VCCIO3 VCCIO3 VCCIO4 VCCIO4 VCCIO4 VCCIO4 VCCIO4 EP2C8Q208C8 VCCINT VCCINT VCCINT VCCINT VCCINT VCCINT 32 66 79 120 178 190 1.2V

C16 1.2V 104 C17 104 C18 104 C19 104 C20 104 C21 104 9 25 36 38 49 55 65 73 78 85 93 100 111 U1G GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND 119 124 140 153 159 167 174 177 184 186 196 204

EP2C8Q208C8

?

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 图 2.13?FPGA 供电电源电路?

2.3.4 独立按键及 LED 电路?
核心板上有两个 LED 灯,与接口板 LED 灯 D1,D2 引脚是共用的,位置在核心板 PCB 的 右上角。在单独使用核心板时,可以用来测试基本工作情况。LED 电路如图 2.14 所示。?
LED 3.3V R14 2K PIN141 D3 1 1 2 2 PIN142

???????????????????

D4

LED

?

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 图 2.14? 核心板 LED 电路?

2.3.5 配置电路?
? ? 这部分包括 JTAG 以及 AS 接口设计及 EPCS4 或 EPCS16 配置芯片,同时加入了下载指 示电路,指示为绿色 LED 灯,下载的时候,该指示灯会亮,设计了重配置按键,可以不用断 电直接重新配置 FPGA。下载配置及指示电路如图 2.15 所示。?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

3.3V U1E TDI TDO TCK TMS 19 16 18 17 TDI TDO TCK TMS DATA0 MSEL0 MSEL1 nCE DCLK CONF_DONE nCONFIG nSTATUS EP2C8Q208C8 GND CONF_DONE R13 10K 1 R12 S3 SW-PB nCONFIG 2 330 R10 10K R8 3.3V 1K 10K R9 JTAG TCK TDO TMS TDI 1 3 5 7 9 2 4 6 8 10 3.3V

DATA 20 126 125 3.3V R5 R6 R7 nCE 22

HEADER 5X2

DCLK 21 CONF_DONE 123 10K 10K nCONFIG 26 10K nSTATUS 121

B

Q1 8550 D2

E C

3

U5 DATA DCLK nCS ASDI 2 6 1 5 4 DATA DCLK nCS ASDI GND EPCS1 VCC VCC VCC 3 7 8

3.3V DCLK CONF_DONE nCONFIG DATA C45 ASDI 104

AS 1 3 5 7 9 2 4 6 8 10 green LED nCE nCS 3.3V GND

HEADER 5X2

R11 10K

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 图 2.15? 下载配置及指示电路? ?

2.3.6 时钟和复位电路?
开发板采用 50M 有源贴片晶体为系统提供运行时钟,时钟部分电路电源经过π形滤波 处理,工作更加稳定可靠。时钟和复位电路电路如图 2.16 所示,开发板中对这些时钟引脚 处理如下:? ? (一)?CLK0 和 CLK4? 用作系统工作时钟,直接接入 50MHz 晶振;? ? (二)?CLK5 用作系统复位引脚,用户可以通过编程实现复位功能;? ? (三)?CKL1、CLK2、CLK3、CLK6 和 CLK7 为用户输入引脚,引出到扩展座了,供用户使用;? ? (四)?CKL5 未引出。?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

Y 3.3V C14 104 L3 151 C15 104 1 4 VCC NC

50MHz CLKout GND 3 2 R3 R4 33 33 CLK0 CLK4

3.3V

R2 10k S2 1 1 2 SW-PB C13 104 2 RESET CLK7 CLK6 RESET CLK5 CLK4 CLK3 CLK2 CLK1 CLK0 129 130 131 132 28 27 24 23

U1I CLK7, LVDSCLK3n INPUT CLK6, LVDSCLK3p INPUT CLK5, LVDSCLK2n INPUT CLK4, LVDSCLK2p INPUT CLK3, LVDSCLK1n INPUT CLK2, LVDSCLK1p INPUT CLK1, LVDSCLK0n INPUT CLK0, LVDSCLK0p INPUT EP2C8Q208C8

??????

?

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 图 2.16? 时钟和复位电路?

2.3.7 扩展 IO 分配电路?
睿智开发板采用核心板与接口板分离的形式, 用户可以通过核心板外接其他电路, 方便 快捷,既保证了通用性,又保证了实用性。核心板 IO 通过 JP1,JP2,JP3 三个插座引出,分 别对应:? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 核心板? ? ? 接口板? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? JP1————JP1? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? JP2————JP2? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? JP3————JP3? 每个插座,均设置了 VCC5V、3.3V、GND 电源,方便以后单独使用核心板时,在自行开 发的硬件上使用。扩展 PACK 的原理图如图 2.17 所示。?
JP2 JP1 VCC5V 5V IN PIN4 PIN6 PIN10 PIN12 PIN14 CLK0 CLK2 PIN30 PIN33 PIN35 PIN39 PIN41 PIN44 PIN46 PIN48 1 3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 33 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 3.3V PIN3 PIN5 PIN8 PIN11 PIN13 PIN15 CLK1 CLK3 PIN31 PIN34 PIN37 PIN40 PIN43 PIN45 PIN47 GND PIN160 PIN162 PIN164 PIN168 PIN170 PIN173 PIN176 PIN180 PIN182 PIN187 PIN189 PIN192 PIN195 PIN198 PIN200 PIN203 PIN206 PIN208 VCC5V 1 3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 33 35 37 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 PIN161 PIN163 PIN165 PIN169 PIN171 PIN175 PIN179 PIN181 PIN185 PIN188 PIN191 PIN193 PIN197 PIN199 PIN201 PIN205 PIN207 GND 3.3V JP3 GND PIN108 PIN112 PIN114 PIN116 PIN118 PIN128 CLK6 PIN134 PIN137 PIN139 PIN142 PIN144 PIN146 PIN149 PIN151 3.3V 1 3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 33 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 PIN107 PIN110 PIN113 PIN115 PIN117 PIN127 CLK7 PIN133 PIN135 PIN138 PIN141 PIN143 PIN145 PIN147 PIN150 PIN152 VCC5V

Header 17X2

Header 17X2

Header 19X2

?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 图 2.17 扩展 PACK 的原理图?

2.4 接口板电路分析?
2.4.1 电源电路?
为方便用户,在接口板上也配了 5V 电源插口,输入 5V? IN 通过核心板与接口板的互联 插口相联,由核心板提供 3.3V。因此,核心板的电源是可以单独使用的,而接口板电源在 没有核心板接入的情况下是无法单独使用。接口板电源部分如图 2.18 所示。?
POWER 5VIN VCC GND GND 1 2 3 GND JP1 VCC5V 5VIN VGA_VSYNC PIN4 VGA_B0 PIN6 PIN10 VGA_G1 PIN12 VGA_R2 PIN14 VGA_R0 CLK0 CLK2 PIN30 AD_DATA PIN33 AD_nCS PIN35 PIN39 PIN41 RTC_SDA PIN44 I2C_SDA DAC_LDAC PIN46 DAC_DATA PIN48 1 3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 33 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 VCC3.3V PIN3 BEEP PIN5 VGA_HSYNC PIN8 VGA_B1 PIN11 VGA_G2 PIN13 VGA_G0 PIN15 VGA_R1 CLK1 CLK3 PIN31 AD_CLK PIN34 PIN37 PIN40 RTC_SCL PIN43 I2C_SCL PIN45 DAC_LOAD PIN47 DAC_CLK GND GND C23 + C24 104 10uF/16V C25 104 + C26 10uF/16V VCC5V VCC3.3V

Header 17X2

?

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 图 2.18 接口板电源部分?

2.4.2 按键及 LED?
接口板上具有 8 个独立按键和 8 个独立 LED,电路如图 2.19 所示,对于按键电路部分, 如果输出低电平,则表示按键按下。电路中电阻 RP3,RP4 均为保护作用,以防止 FPGA 芯片 IO 设为输出且为高电平时,在按键按下时直接对地短路。?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

VCC3.3V

RP5 10K VCC3.3V 4 3 2 LED1 8 7 6 RP4 5 220 1 3 5 7 RP2 1 3 470 2 4 6 8 LED8 LED7 LED6 LED5 220 KEY5 KEY6 KEY7 KEY8 1 3 5 7 1 3 2 4 6 8 1 3 5 7 RP1 1 3 2 4 6 8 LED4 LED3 LED2 LED1

8 6 4 2 3 1 7 5 3 1

8 6 4 2 RP6 10K 3 1 7 5 3 1 S1

470 RP3 KEY1 KEY2 KEY3 KEY4 1 3 5 7 1 3 2 4 6 8

S2 S3 S4 S5 S6 S7 S8

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 图 2.19 独立按键和 LED 电路?

2.4.3 拨码开关电路?
4 位拨码开关电路很简单,如图 2.20 所示。?
VCC3.3V 8 6 4 2 RP16 10K 3 1 7 5 3 1

SW 1 2 3 4 8 7 6 5 ckey1 ckey2 ckey3 ckey4

??????????????? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 图 2.20 拨码开关电路?

?

2.4.4 蜂鸣器电路?
蜂鸣器使用 PNP 三极管驱动控制,如果在 BEEP 输入一定频率脉冲时,蜂鸣器会响,改 变输入频率可以改变蜂鸣器的响声。原理图如图 2.21 所示。?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

VCC3.3V

VCC3.3V

R4 30

R2 10K 2 Q9 8550 LS1 1 2 3 1 2 SPEAKER R3 2K E

BEEP

1

B

C

?????????????????? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 图 2.21? ? 蜂鸣器电路?

?

2.4.5 七段数码管显示电路?
七段数码管显示电路如图 2.22 所示,数码管是共阳极的,当位码驱动信号为 0 时,对 应的数码管即操作;当段码驱动信号为 0 时,对应的段码点亮。位码由于电流较大,采用了 三极管驱动。?
RP7 SEG4 SEG3 SEG0 SEG7 SEG5 SEG2 SEG6 SEG1 1 3 5 7 1 3 5 7 1 3 220 2 4 6 8 2 4 6 8 220 DP1 DP2 DP11 DP3 DP10 DP4 DP5 DP7 DP2 DP4 DP7 DP11 DP3 DP5 DP10 DP1 DP2 DP4 DP7 DP11 DP3 DP5 DP10 DP1

1 3

RP8 RP9 DIG7 DIG6 DIG5 DIG4 1 3 5 7 1 3 10K 2 4 6 8

2 4 7 11

3 5 10 1

2 4 7 11

3 5 10 1

DP1

DP2

a b c d

e f g dp

a b c d

e f g dp

VCC3.3V Q4

VCC3.3V Q3

VCC3.3V Q2

VCC3.3V Q1 12 D1 D2 D3 D4 9 8 6 12 D1 D2 D3 D4 9 8 6

8550

8550

8550

8550

RP10 DIG0 DIG1 DIG2 DIG3 1 3 5 7 1 3

10K 2 4 6 8 VCC3.3V VCC3.3V Q8 8550 VCC3.3V Q7 8550 VCC3.3V Q6 8550 Q5 8550

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 图 2.22 七段数码管显示电路?

2.4.6 液晶 1602 与 12864 显示电路?
接口板上设有液晶 1602 与 12864 的接品电路,如需要实验,需要自行安装选配的液晶
?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

器件,注意安装时,引脚的顺序。图 2.23 与图 2.24 分别为 1602 和 12864 接口连线原理图。 ?
LCD2 LCD 1602

D7 14 D6 13 D5 12 D4 11 D3 10 D2 9 D1 8 D0 7 E 6 RW 5 RS 4 VL 3 VDD 2 VSS 1 1602 LCD11 LCD10 LCD9 LCD8 LCD7 LCD6 LCD5 LCD4 LCD3 LCD2 LCD1 VCC5V R33 1K

BLA 15

VCC5V

BLK 16

?????????????? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 图 2.23 液晶 1602 显示电路?
R32 1K VCC5V RW2 3 2 3 2 10K 1

?

1

VCC5V

VCC5V

1 2 3 4 LCD1 5 LCD2 6 LCD3 7 LCD4 8 LCD5 9 LCD6 10 LCD7 11 LCD8 12 LCD9 13 LCD10 14 LCD11 15 16 17 18 19 20 LCD1 12864

???????????

?

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 图 2.24 液晶 12864 显示电路?

2.4.8?RS232 串口电路?
RS232 串口电路如图 2.25 示,由于是 3.3V 系统,所以使用了 max3232 进行 RS232 电平 转换,同时,还有两个 LED 用于指示串口的工作状态。?
VC C3.3V D3 LED 1 R 23 1K R 24 1K C 2 104 C 3 104 UAR T_TXD UAR T_RXD C OM 2 2 1 UAR T_TXD UAR T_RXD 3 4 5 11 12 10 9 U2 VC 3.3V C C1+ C1C2+ C2T1IN R1OUT T2IN R2OUT SP3232E VC C V+ VGND T1OUT R 1IN T2OUT R 2IN 16 2 6 15 14 13 7 8 C 5 104 P _ X CR D P _X CT D DB9 GD N 1 6 2 7 3 8 4 9 5 C T1 4 104 T2 T3

D2 LED

??

Header 2

?

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 图 2.25?RS232 串口电路?

2.4.9?VGA 接口电路?
VGA 的接口电路如图 2.26 示,本电路采用的是电阻网络的方法来产生 VGA 所需要的不

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

同电压信号,输入端共用了 8 个信号线,可以产生 256 色。?
R15 VGA 15 30 VGA_VSYNC R10 VGA_HSYNC R11 30 14 13 12 11 5 10 4 9 3 8 2 7 1 6 R13 R12 75 75 17 16 R14 75 VGA_RED R20 R21 R22 470 VGA_R2 1K VGA_R1 2K VGA_R0 VGA_BLUE R16 R17 VGA_GREEN R18 R19 470 VGA_G2 1K VGA_G1 2K VGA_G0 470 VGA_B1 1K VGA_B0

?? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 图 2.26?VGA 接口电路?

?

2.4.10?PS/2 键盘、鼠标接口电路?
PS/2 键盘鼠标接口电路原理如图图 2.27 所示,使用 5V 电源供电,接口的数据线和时钟 线均要接上拉电阻。?
VCC5V

R5 R6 10K 10K

PS_DATA COM1 2 1 Header 2 PS_DATA PS_CLOCK

R7 470

PS_CLOCK R8 470

1 2 3 4 5 6

PS S

PS2-6PIN

GND VCC5V ???????????? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 图 2.27?PS/2 键盘、鼠标接口电路?

?

2.4.11 串行 DA、AD 电路?
DAC 电路使用一片串行接口的 4? 通道 8 位 DA 转换器 TLC5620,TLC5620 具有半缓冲输 出功能,可编程输出量程功能。它的每一路 DA 通道均需要参考电源,由 REFA、REFB、REFC 和 REFD 引脚输入。? 串行 AD 电路采用单通道 8 位 AD 转换器 TLC549C,转换所需的电压基准由 REF+输入, 电压基准定为 2.5V,AD、DA 电路如图 2.28 所示。电压基准电路由图 2.29 所示。?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

VCC5V VCC5V 8 6 4 2 RP13 10K GND U5 1 2 3 4 5 6 7 GND REFA REFB REFC REFD DATA CLK TLC5620 104 104 RP14 10K GND 3 1 104 104 GND 8 6 4 2 VDD LDAC DACA DACB DACC DACD LOAD 14 13 12 11 10 9 8 DAC_LDAC_R 1 3 5 7 RP15 1 3 1K 2 4 6 8 C11 C12 C13 C14 J2 1 2 3 4 5 Header 5 VR E F 3 1 7 5 3 1 GND 104 C10 GND

COM4 4 3 2 1 Header 4 DAC_DATA 1 DAC_CLK 3 DAC_LDAC 5 DAC_LOAD 7

RP12 1 3 2 4 6 8

C9 104 DAC_LDAC_R

220

7 5 3 1 GND

?
J1 Header 2

VCC5V

C6 GND GND 104

C7 104

VREF 2 1

R25 10K 3 U4 8 COM3 3 2 1 Header 3 AD_nCS 1 3 AD_DATA AD_CLK 5 7 RP11 1 3 220 2 4 6 8 7 6 5 VCC CLK DAT /CS TLC549CP GND GND REF+ ANIN REFGND 1 2 2 3 4 R26 C8 104 1K 2 1 1 2

R27 10K RW1 10K

VCC5V

?

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 图 2.28?DA、AD 电路图? ? ?
VCC5V L1 100uH R34 470 C18 105 GND + C21 C22 104 C 1 R 2 GND 10uF/16V GND 3 U3 TL431 C19 104 C20 102

VREF

T4 VREF T5 VSS

????????????????

?

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 图 2.29? 电压基准电路? ?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

2.4.12 实时时钟电路?
实时时钟电路图如 2.30 所示。实时时钟芯片使用的是 I2C 接口的低功耗的 CMOS 实时 时钟/日历芯片 PCF8563T,它提供一个可编程时钟输出,一个中断输出和掉电检测器,所有 的地址和数据通过 I2C 总线接口串行传输。最大总线速度为 400kbps,每次读/写数据后,内 嵌的字地址寄存器会自动产生增量。?
VCC3.3V R28 10K COM6 4 3 2 1 Header 4 RTC_SDA RTC_SCL CLK_OUT 8563_INT 8563_INT CLK_OUT RTC_SCL RTC_SDA 3 7 6 5 R29 10K 8 C15 104 U6 VDD INT OSC1 OSC2 1 2 4 32.768K Y1 C16 15PF

CLKOUT SCL VSS SDA PCF8563T

?

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 图 2.30? 实时时钟电路?

2.4.13 温度传感器电路?
接口板上设有经典 DS18B20 温度传感器电路, 原理图如图 2.31 所示, 板载未焊 DS18B20 元件,为选配件。? ? ? ? ? ? ? ? ? ?
VCC3.3V DS18B20 U1 DS18B20 VCC3.3V VCC3.3V R9 10K C1 104 VCC 3 DQ 2 GND 1

??????????????????????

DS18B20

?

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 图 2.31? 温度传感器电路?

2.4.14 外部用户可用 IO 口?
? ? ? ? 除去上述各接口用掉了的 IO 资源,仍然有 16 个 IO 未使用到,我们将其引出,使用 8X2 的排针放在 PCB 右上角,这样用户可以自行使用。电路图就不在这里列出,参考光盘中的 原理图。? ???????????????????
?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

第三章? 配套光盘说明?
睿智 FPGA 开发板配套光盘有 2DVD,提供了丰富的资源,包括最新开发软件 quartusII? 11.0 版破解版本,此版本支持中文注释,非常方便,包含全部实验代码,例程、硬件原理图, 用户手册、芯片手册文档、精选 FPGA 相关电子书、常用开发工具及软件、精选视频教程等 等。光盘资料还会不断更新完善,在这里就不再截图了,请购买过的朋友登陆 www.ourfpga.com,关注更新。? ? ? 这里特别要说明下:? 我们手中拥有海量的电子工程视频教程, 现在, 由工作人员结合我们长达 4 年做教程的 宝贵经验,精选了一整套学习 FPGA 的精品视频教程包,自推出以来,受到热烈欢迎。? 以下为全套视频内容目录:?

? ? ? 以下为部分销售记录截图:?

?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

?

?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

? ? 以下是购买过的朋友给我们的评价:?

?

?

?

?

?

? ?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

??????????????

?

“FPGA? EDA 工程师入门到进阶教程教程包”分为“入门部分 9~10DVD”和“进阶部分 5~6DVD” ,精选了优秀的 FPGA、EDA、最新最热门的教程,里面甚至包括价值几千元的培训 教程,非常珍贵!? 对这套教程感兴趣的朋友,请联系客服。? (如链接失效请与客服联系 QQ:846645311)? ? ? ? ? ? ? ? ? ? ? ? ? ?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

第四章? 开发软件及软件安装?
光盘中配套了相关的开发板软件,推荐使用。在技术讨论或提出问题时,建议尽量使用 统一的软件版本,方便大家交流及解决技术问题。我们推荐使用的软件如下:? Quartus11.0:? 主要用于编译、综合、下载; (必装)? NiosII11.0:SOPC 集成开发环境; (如果暂不学 Nios 开发的,可以不用装)? 另外,提供网络下载地址连接:? 下载 Quartus?II?11.0? 正式版? ? ftp://ftp.altera.com/outgoing/release/11.0_quartus_windows.exe? ? ? ? ? ? 1.01GB? ftp://ftp.altera.com/outgoing/release/11.0_devices_windows.exe? ? ? ? ? ? 3.92GB? ftp://ftp.altera.com/outgoing/release/11.0_DSP_builder_windows.exe? ? ? ? ? 58MB? ftp://ftp.altera.com/outgoing/release/11.0_legacy_nios2_windows.exe? ? ? 142MB?

4.1?Quartus?11.0 安装方法?
大家可以跟着一步步操作,首先安装 11.0_quartus_windwos.exe,参见光盘内的安装,示 意图如图 4.1 所示。?

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 图 4.1? 光盘内附带的软件安装包截图? ? ? ? 双 击 后 , 过 小 会 儿 跳 出 对 话 框 , 如 图 4.2 所 示 , 提 示 准 备 解 压 缩 ,? ? ? ? ? ? ? ?
?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

? 图 4.2?QuartusII?11.0 安装过程? 点击 lnstall,开始解压,如图 4.3 所示。?

? 图 4.3?QuartusII?11.0 安装过程? ? 解压完后,进行到下面一步,见图 4.4:?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

? 图 4.4? ? QuartusII?11.0 安装过程? 选择 Next,勾上“I?agree......",再 next,所图 4.5 所示。?

? 图 4.5?QuartusII?11.0 安装过程? 到这一步时,注意一下:默认的目标文件夹是:c:\altera\11.0,我这里把它改成装在D盘了,? 直接将C:改成 D:?,这样软件安装在了 D:\Altera\11.0,然后一路 next,不做修改,如图 4.6 和图 4.7
?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

所示。?

? 图 4.6?QuartusII?11.0 安装过程

? 图 4.7?QuartusII?11.0 安装过程? 然后就开始安装了,如图 4.8 所示,要等几分钟,可以起身出去透透气啦。?
?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

? 图 4.8?QuartusII?11.0 安装过程? 提醒一下:安装过程中,有的杀毒软件会提示有风险,比如我电脑装的 360,就跳下面这个? 提示了,很显然,我们选择“允许本次操作”,如图 4.9 所示。?

? 图 4.9?QuartusII?11.0 安装过程? ?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

? 图 4.10?QuartusII?11.0 安装过程? 安装好后,出现图 4.10 的提示,点确定。这里会跳出一 talkback 安装提示,一般我们不装, 选择取消就行,如图 4.11 所示。?

? 图 4.11?QuartusII?11.0 安装过程? 然后到下面的这步,我们先暂时选择第二项,如图 4.12 所示,使用 30 天试用,这样连许可? 文件都不用了。?
?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

? 图 4.12?QuartusII?11.0 安装过程? 这样可以打开软件了。注意,这个时候,只是装了软件,还没装 FPGA 器件文件,器件文件 就是支持各种 Altera 器件的文件包,这个跟 11.0 前的版本有很大区别:以前的都是默认一 起装的,现在灵活了,我们可以选择常用的器件包装,用不到的就不装了,因为有的器件可 能你到老都用不上。下面我们一步步教大家装器件文件:双击 11.0_devices_windows 文件, 大家发现没:后面几步和装软件差不多的,不多说,按提示一步步操作下去。好了,到了这 一步,见图 4.13 所示,注意:刚才 quartus 装在哪个目录下,器件包也要装在相同目录下。 我这里装在 D 盘上,修改一下。?

? 图 4.13?QuartusII?11.0 安装过程? ?
?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

? ? ? ? ? 下面, 要选择 Altera 器件家族了, 见图 4.14 所示。 睿智 FPGA 开发板使用的是 CycloneII 的器件,这个一定打上√,其它器件的你看着办,装也行,不装能省点硬盘空间。然后一路 next 下去,见图 4.15,图 4.16.?

? 图 4.14?QuartusII?11.0 安装过程?

? 图 4.15?QuartusII?11.0 安装过程? ?
?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

? 图 4.16?QuartusII?11.0 安装过程? 好了。我们装好了,但是想长期使用软件的话,就得破解。下面请各位认真操作:首先打 开光盘里的 Quartus_11.0_x86 破解器(内部版),如图 4.17 所示。瞧,360 又跳出来了,很烦, ? 看图 4.18 所示中那个红框,选择“添加信任” ,这个一定要选择哈,您电脑上如果是其它杀 毒软件,可酌情处理。?

? 图 4.17? 破解文件截图?

? 图 4.18? 破解文件使用截图? ? ?
?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

然后程序运行了,结果如图 4.19 所示:?

? 图 4.19? 破解文件运行界面截图? 点击“应用”后,又提示“未找到该文件。搜索该文件吗” ,如图 4.20 所示,点“是” 。?

? 图 4.20? 破解文件运行界面截图? 这时候,要找到破解 D:\altera\11.0\quartus\bin 下的 sys_cpt.dll 文件,然后选中 sys_cpt.dll, 点击“打开” 。如图 4.21 所示。?

? 图 4.21? 破解文件运行界面截图? ?
?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

生成 license.dat 文件,保存一下,可以直接保存在 D:\altera 下,不管保存在哪里,就是不能? 保存在有中文目录或有空格的目录下。?

? 图 4.22? 保存 license 文件? 把 license.dat 用记事本打开, 然后将里的 XXXXXXXXXXXX? 用您老的网卡号替换。 Quartus?II? 在 11.0 的 Tools 菜单下选择 License?Setup,下面就有 NIC?ID,如图 4.23、图 4.24、图 4.25 所示。 ?

????????????? 图 4.23? 查看 NIC?ID?
?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

???? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 图 4.24? 查看 NIC?ID?

?

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 图 4.25? 修改网卡号?

?

在 Quartus?II?11.0 的 Tools 菜单下选择 License?Setup,然后选择 License?file,最后点击 OK。? 注意:license 文件存放的路径名称不能包含汉字和空格,空格可以用下划线代替。见图 4.26 所示,看到没有,下面已经是注册成功的了!注意,有的电脑是双网卡的,是有两个 NIC?ID, 只用复制一个去破解即可,有可能其中一个无法破解成功,那么请您再换另一个 ID 试。一 定可以成功的。? 此软件在 Windows? XP 和 Windows? 7 的 32/64 位操作系统下都验证过了,没有问题! Windows?Vista?32/64 因为微软都放弃了,所以没有验证,理论上应该可以正常使用。? 此软件已经通过了诺顿测试,在其它某些杀毒软件下,也许被误认为是“病毒”,这是杀
?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

毒软件智能化程度不够的原因,所以只能暂时关闭之。? ? ?

? 图 4.26? 注册成功截图?

4.2?Nios 安装方法?
睿智 FPGA 开发板本身是完全支持 NIOSII 开发的,但作者认为初学者开始应该以逻辑控 制为主要学习任务,NIOS 暂时可以不学。就作者本人接触到的情况来看,NIOS 在工程应用 中用到的还比较少,原因有很多,我们这里不做讨论。我们一直认为,在有限的生命中,要 抓紧时间学习有用的技能,既然 NIOS 用的都不多,请问干嘛要花那么多时间搞?学有余力 的, 可以学一下, Nios 安装很简单, 下面是安装过程的几个截图, 大家可以参考, 装过 Quartus 后,这个就很简单了,这里不多赘述。?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

???? ???????????????????????? ? ? ? ? ? ? ? ? ? ? ? ? ? ?

???

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

第五章 USB?blaster 安装?
5.1? ? Win?xp 系统下安装说明?
? 插上 USB 下载线后,等待提示发现了新的硬件,如图 5.1 所示:?

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 图 5.1?USB?blaster 安装? 如果您的电脑一直没反应,可以更换一个 USB? 口试试,最好是主机箱后面的 USB 口,不 要用主机箱前箱面板那种外接口。参见图 5.2,选择“从列表或指定位置安装” 。?

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 图 5.2?USB?blaster 安装 然后按图 5.3 所示,点浏览,找到相关驱动所在位置,把驱动目录指定 usb‐blaster 驱动 的目录,请参考图 5.4 所示。?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

图 5.3? ? USB?blaster 安装

? ? ? ? 图 5.4? ? USB?blaster 安装

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

然后点确定,开始安装驱动文件了,见图 5.5 所示。安装完成后,提示硬件安装成功, 见图 5.6,图 5.7 所示。安装完后最好能重启下电脑。?

图 5.5

图 5.6

图 5.7?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

5.2? ? Win7 系统下安装说明?
Win7 系统下安装时,插上 usb?blaster 后,有可能会提示如下:?

? 有的电脑不提示,不管怎样,我们按下面步骤来操作即可:? 1. 第一步:打开? “开始菜单”? 找到“设备和打印机”打开?

? 2.点击未指定的 USB?Composite?Device,也有的叫“未知设备” ,见红色框:?

?
?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

3.双击打开“未知设备” ,或是右击,点硬件>属性>驱动程序>更新驱动程序?

?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

? 到这步,要找到驱动程序所在目录,根据您机器上的情况选择一般,驱动程序在 Quartus 文 件夹下的 driver>usb-blaster 里,点击下一步? ?

?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

?

? ? 到此,驱动安装成功。?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

第六章? USB 转串口线驱动安装?
现在很多个人电脑都不带串口了, 所以如果要做串口实验 (开发板上的串口与电脑通讯) 的话,就无法完成。USB 转串口线就是来解决问题,USB 端接电脑主机,串口端接开发板。 我们提供的为:HL340 型? USB 转串口线(COM)九针串口。如下图示:?

????????????????? 安装驱动:? 1)插上 USB 下载线? 2)等待提示发现了新的硬件,如下图示:?

?

??????????????????? 然后出现下图提示,注意选择“从列表或指定位置安装”?

?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

? 下一步,浏览文件夹找到光盘内附带的 340 驱动,如下图示,点确定?

? 开始安装,过一小会儿提示安装成功,就可以正常使用了。步骤都很简单。?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

? ? ?

? ? ? ? ? ?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

第七章? 例程说明及使用、下载方法?
7.1 打开一个例程?
开发板收到后,大家可以试着用一下光盘里配套的例程,熟悉一下相关的操作。打开一 个已有的 FPGA 工程很简单:拷贝配套光盘中的实验例程包到硬盘上,解压,注意请放在英 文目录下,并且不要有空格。? 打开 QuartusII?11.0 软件,在菜单 File 里选择“Open?Project”?

? 找到实例工程包,打开 01_led1?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

????? 打开工程文件后,如下图所示:?

?

? ? ?

7.2 用 JTAG 下载 SOF 文件?
?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

? ? ? ? SOF 文件是用 JTAG 口下载的,下载后掉电丢失的,主要用于程序调试过程,平时学习, 使用这种模式。下载也很简单,点击工具栏上的编程选择,如下图红色框所示:?

????? 点击下图示的“Hardware?Setup”,然后在选择下载硬件为: “USB?blaster”.?

?

?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

? 关闭后,回到编程窗口,注意下图中各个红色框选择,? ?

? ? ? ? ? 上图重点地方打了红框,并编号 1,2,3,4,5,依次如下:? 1.选择下载器硬件设备,前面已经设好;? 2.选择下载模式 JTAG,同时 usb?blaster 下载线接在开发板的 JTAG 口上?
?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

3.选择下载文件,点击 ADD?File,把.sof 的文件加进来;? 4.Program?configure? 打√;? 5.点 START 下载;? 点"start"下载,开发板上配置指示灯会闪一下,然后程序就开运行了,8 个 LED 灯同时 点亮了。?

7.2 用 AS 下载配置 EPCS 芯片?
AS 下载是固化程序的,代码调好,想固化在电路里面时,就用这种模式,掉电后是不 丢失的,睿智 FPGA 开发板出厂前都严格测试过,最后测试一步一般烧写一个流水灯程序到 EPCS 芯片里,所以收到开发板上电后,会看流水灯效果。您可以烧写自己的程序,或擦除。 ? 具体下载方法如下图所示:?

? ? 上图重点地方打了红框,并编号 1,2,3,4,5,依次如下:? 1.选择下载器硬件设备;? 2 选择下载模式 AS,同时 usb?blaster 下载线接在开发板的 AS 口上? 3 选择下载文件,点击 ADD?File,把.pof 的文件加进来;? ? ? ? ? 4?Program?configure? 打√;?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

5.点 START 下载;? 注意:AS 下载完后,需要先关掉开发板电源,将下载器从 AS 口上拔掉,重新给开发板 上电,才能运行。? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

第八章? ModelSim‐Altera?6.5 实例指导?
此处默认您已经安装好 quartus11.0 软件。。 。

8.1?Modelsim_Altera_ase? 软件安装?
睿智 FPGA 开发板配套光盘内提供了 Modelsim_Altera_ase 的安装包,ase 版本 是 altera start edition,即入门版,免费使用的;ae 是 altera edition,需要破解,支持 更多功能吧。 但对于我们,ase 版本已经足够了。装上就能使用。就不费破解的事了。 如想安装 ae 版本,请参考 Bingo 写过的教程,网页地址如下: http://www.cnblogs.com/crazybingo/archive/2011/02/21/1959893.html

此处安装11.0_Altera_Modelsim_ase_windows.exe, 。具体步骤如下: (1)打开安装目录下的 setup,一路 next,直到选择路径的时候,选择与 quartus ii 安装目录相同的路径。如下图所示,我的电脑上装在 E 盘上了,您要根据您的设置来改。

(2)继续 next,静默,等待安装完毕…… (3)安装完毕,出现以下界面:

(4)OK,Finish! (5)打开 Quartus II,打开菜单 Tool-Options,在 EDA Tool Options 中的 Modelsim-Altera,选择 Moldelsim-Altera 应用程序的根目录,配置 Modelsim-Altera 应用程序第三方软件路径。如下图所示:在该选项卡中下面的 ModelSim‐Altera 一项指定安
?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

装路径为 E:/Altera/11.0/modelsim_ae/win32aloem(其中 E:/Altera/11.0/modelsim_ae/为我电 脑中 ModelSim‐Altera?6.5e 的安装路径)

至此,Altera-Modelsim ase 版本安装完毕。

8.2 在 Quartus?II?11.0 中调用 ModelSim?Altera?
我们以一个简单的实例来描述整个过程: 先弄一个工程,打开 QuartusII,? 菜单 file‐‐‐new,? ? 新建一个工程?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

?

? 新建一个 verilog?HDL?File,? 代码:? module?modelsim_test(clk,rst_n,div);? input?clk;? input?rst_n;? output?div;? reg?div;?
?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

? always@(posedge?clk?or?negedge?rst_n)? ? ? if(!rst_n)div<=1'b0;? else?div<=~div;?

Endmodule? 很简单的一个代码,是二分频电路。? 我们要做什么呢,就是对这个电路进行 Modelsim 仿真,? 下 ????在 面 Quartus? , II? 11.0 我 们 要 设 置 一 下 :?

界 面 菜 单 栏 中 选 择 EDA? 中 Tool? 选 settings 择 中 的

Assignments‐>Settings 。? Simulation 一 项 ;? ;?

? ? ? ? 1. 选 中 该 界 面 下 ? ? ? ? 2.Tool? name

ModelSim‐Altera

? ? ? ? 3.Format? for? output? netlist 中 选 择 开 发 语 言 的 类 型 Verilog 或 者 VHDL 等 ,? ? ? ? ? 4.Time? scale? 指 定 时 间 单 位 级 别?

? ? ? ? 5.Output? directory 指定测试文件模板的输出路径(该路径是工程文件的相对路径) 。? ?????

? 进入到一个关键步骤:?
?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?





仿









件?

? ? ? ? 选择 Quartus? II? 11.0 开发界面菜单栏下 Processing‐>Start‐>Start? Test? Bench? Template? Writer,提示生成成功。这个生成的仿真测试文件(? modelsim_test 工程文件下 modelsim 下 目录下找到后缀名为".vt"的文件)并根据自己需要进行编辑。下面是生成的文件原样,还没 改:?

? ? ? ? 注意: QuartusII 中 testbench 文件的后缀是.vt, 产生的模板文件只是包含了端口映射, 端口声明等, 具体的功能还是需要设计者自己编写, 下面我们在模板上修改, 编写 testbench, 代码如下:? timescale?1?ps/?1?ps? module?modelsim_test_vlg_tst();? reg?clk;? reg?rst_n;? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? wire?div;? ?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

???????????????????????? modelsim_test?i1(? ??? ? ? ? );? ? initial? ? begin? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? clk=0;? ? ? ? ? forever? ? ? #10?clk=~clk;? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? .clk(clk),? .div(div),? .rst_n(rst_n)?

?????????????????????? end? ? ? ??????????????????????????????????????????????????? initial? ? begin? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? rst_n=0;? ? ? #1000?rst_n=1;? ? ? #1000;?

? ? $stop;? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?????????????????????????????????????????? end? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? endmodule? ? 代码为什么这么写, 就涉及到 testbench 的编写方法学习, 这个不在本文档的讨论范围, 不过文档最后,附上了网上找到的一个 testbench 编写教学,大家可以参考。? 下面是很关键的步骤,请一定看好,你如果设错了,就不能成功。? ? 在 Quartus?II?11.0界面菜单栏中选择 Assignments‐>Settings。?
?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

???? ? ? ? ? 1.选中该界面下 EDA?Tool?settings 中的 Simulation 一项;在 NativeLink settings 中选

择 Compile test bench 并点击后面的 Test Benches

在 Test Benches 中点击 New 见下图: 在 Test bench name 栏要填写刚刚我们创建的 testbench 文件的实体名 即 modelsim_test_vlg_tst; 在 Top level modele in test bench 中也填写 modelsim_test_vlg_tst; 在 Design instance name in test bench 中 i1 这里你可以直接从 testbench 的文件里直接复制过来,避免手误写错。 然后在 Test bench files 中浏览添加 testbench 文件,然后记住点击 add,一步一
步 OK。?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

? ? ? ? 一切准备就绪,下面在 Quartus? II? 11.0界面菜单栏中选择菜单栏 Tools 中的 Run? EDA? Simulation? Tool‐>EDA? RTL? Simulation? 进行行为级仿真,接下来就可以看到 ModelSim‐Altera? 6.5e 的 运 行 界 面 , 观 察 仿 真 波 形 。

? 可以看到 div 信号是 clk 的二分频了。? ?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

第九章? 技术支持与保修?
9.1 关于技术支持?
首选官方论坛 www.OurFPGA.com,请购买了开发板的朋友尽快注册,经常访问以更新 资料、参与技术讨论、寻求技术支持、获取 VIP 权限等。关于开发板最新消息,最新勘误, 最新资料更新都将在网站发布。技术问题一律到论坛发帖提问交流,或者通过 Emaill 交流。 ? 在这里特别说明:? 我们提供了 QQ 群进行技术讨论,但是 QQ 群发布的消息,易丢失,易漏看,特别是对 于通用问题,经常重复发布,重复的问,因此,我们还是强烈建议在论坛发帖,这样长期积 累,可以有效把技术帖保存,你问过的问题,其他人可以参考,别人问过的问题,你同样可 以参考。不建议大家在 QQ 群过多的提一些用户手册上都已经详细指导过的问题,当然我们 推荐群友们互助,但我们不承诺在 QQ 群上对每一个问题都回答,我们专门负责技术支持的 工作人员人力有限,不可能对每个问题回答的,实际上,纵观市面上出售开发板的,QQ 群 都仅作为辅助,但凡承诺一对一技术支持的,都是夸下海口,却无法真正兑现。大家可以试 想一下:如果有 1000 个客户,每天有 100 个人问,那么就算安排 10 个人,可能也无法一 对一支持。? 另外官方技术 QQ 群限购买过开发板的客户加入,加入前需要提供购买 ID、姓名及 VIP 卡号。不提供的我们有权拒绝加入;? 其它还未购买的人,如果想加 QQ 群,我们也提供了 普通群,请注意官网发布的信息。?

9.2 关于产品保修?
伟欣科技出售的每一套开发板,均由专人严格测试,测试通过后才发出。在运输保护问 题上,我们想尽了一切办法,我们不惜一切代价,花费重金定做专用珍珠棉加厚保护盒!这 是迄今为止最好的一种保证方式!在这种情况下,即使进行粗暴装卸货,也能保证开发板的 安全!因此,您收到开发板后,硬件方面一般不会有问题的!我们有这样的自信。当然,什 么事不是 100%绝对的,我们仍然提供让您放心满意的售后服务:? 1.从发货日开始计,7 天内产品有质量问题时,可包免费更换,来回运费各付一半;? 2.从发货日开始计,提供三个月保修,如果用户操作不当导致损坏,无保修;?
?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

3.保修期内,仅收取元件成本费,双边运费均由客户承担;? 4.器件人为损坏,均不在产品质量保修范围内,FPGA 芯片,液晶屏、下载线、电源、 USB 串口线为易损品,不在保修范围内。? 5.请您妥善保管开发套件的 VIP 卡及编号,这是保修的重要凭证。? ?? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

附录? 脚配置脚本文件?
##############################################? #? ? ? ? ? ? www.OurFPGA.com? ##############################################? ? #‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐GLOBAL‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐#? set_global_assignment?‐name?RESERVE_ALL_UNUSED_PINS?"AS?INPUT?TRI‐STATED"? set_global_assignment?‐name?ENABLE_INIT_DONE_OUTPUT?OFF? ? set_location_assignment? set_location_assignment? ? #‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐SDRAM‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐#? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment?
?

PIN_23? ‐to? clock? PIN_131? ‐to? rst_n?

PIN_56? ‐to? S_DQ[0]? PIN_57? ‐to? S_DQ[1]? PIN_58? ‐to? S_DQ[2]? PIN_59? ‐to? S_DQ[3]? PIN_60? ‐to? S_DQ[4]? PIN_61? ‐to? S_DQ[5]? PIN_63? ‐to? S_DQ[6]? PIN_64? ‐to? S_DQ[7]? PIN_80? ‐to? S_DQ[8]? PIN_77? ‐to? S_DQ[9]? PIN_76? ‐to? S_DQ[10]? PIN_75? ‐to? S_DQ[11]? PIN_74? ‐to? S_DQ[12]? PIN_72? ‐to? S_DQ[13]? PIN_70? ‐to? S_DQ[14]?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

set_location_assignment? ? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? ? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? ?

PIN_69? ‐to? S_DQ[15]?

PIN_103? ‐to? S_A[0]? PIN_104? ‐to? S_A[1]? PIN_106? ‐to? S_A[2]? PIN_105? ‐to? S_A[3]? PIN_94? ‐to? S_A[4]? PIN_92? ‐to? S_A[5]? PIN_90? ‐to? S_A[6]? PIN_89? ‐to? S_A[7]? PIN_88? ‐to? S_A[8]? PIN_87? ‐to? S_A[9]? PIN_102? ‐to? S_A[10]? PIN_86? ‐to? S_A[11]?

PIN_82? ‐to? S_CLK? PIN_99? ‐to? S_BA[0]? PIN_101? ‐to? S_BA[1]? PIN_95? ‐to? S_nCAS? PIN_84? ‐to? S_CKE? PIN_96? ‐to? S_nRAS? PIN_68? ‐to? S_nWE? PIN_97? ‐to? S_nCS? PIN_67? ‐to? S_DQM[0]? PIN_81? ‐to? S_DQM[1]?

#‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐LED‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐#? set_location_assignment? set_location_assignment? set_location_assignment?
?

PIN_142? ‐to? led[1]? PIN_141? ‐to? led[2]? PIN_139? ‐to? led[3]?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment?

PIN_138? ‐to? led[4]? PIN_137? ‐to? led[5]? PIN_135? ‐to? led[6]? PIN_134? ‐to? led[7]? PIN_133? ‐to? led[8]?

#‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐KEY‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐#? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? ? #‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐CKEY‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐#? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? ? #‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐DIG‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐#? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment?
?

PIN_107? ‐to? key[0]? PIN_108? ‐to? key[1]? PIN_110?‐to? key[2]? PIN_112? ‐to? key[3]? PIN_113? ‐to? key[4]? PIN_114? ‐to? key[5]? PIN_115? ‐to? key[6]? PIN_116? ‐to? key[7]?

PIN_128? ‐to? ckey[1]? PIN_127? ‐to? ckey[2]? PIN_118?‐to? ckey[3]? PIN_117? ‐to? ckey[4]?

PIN_150? ‐to? dig[0]? PIN_149? ‐to? dig[1]? PIN_152? ‐to? ? dig[2]? PIN_151? ‐to? dig[3]? PIN_205? ‐to? dig[4]? PIN_206? ‐to? dig[5]? PIN_207? ‐to? dig[6]? PIN_208? ‐to? ? dig[7]?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? ? #‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐BEEP‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐#? set_location_assignment? ? #‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐UART‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐#? set_location_assignment? set_location_assignment? ? #‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐LCD‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐#? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? ? set_location_assignment? set_location_assignment? set_location_assignment?
?

PIN_170?‐to? seg[0]? PIN_165? ‐to? ? seg[1]? PIN_169? ‐to? seg[2]? PIN_175? ‐to? seg[3]? PIN_173? ‐to? seg[4]? PIN_168? ‐to? ? seg[5]? PIN_164? ‐to? ? seg[6]? PIN_171? ‐to? ? seg[7]?

PIN_3?

‐to? beep?

PIN_143? ‐to? rxd? PIN_144? ‐to? txd?

PIN_180? ‐to? lcd[1]? PIN_185? ‐to? lcd[2]? PIN_182? ‐to? ? lcd[3]? PIN_188? ‐to? lcd[4]? PIN_187? ‐to? lcd[5]? PIN_191? ‐to? lcd[6]? PIN_189? ‐to? lcd[7]? PIN_193? ‐to? ? lcd[8]?

PIN_192?‐to? lcd[9]? PIN_197? ‐to? ? lcd[10]? PIN_195? ‐to? lcd[11]?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

? #‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐AD‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐#? set_location_assignment? set_location_assignment? set_location_assignment? ? #‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐DA‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐#? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? ? #‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐PS2‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐#? set_location_assignment? set_location_assignment? ? #‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐DS18B20‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐#? set_location_assignment? ? #‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐VGA‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐#? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment? set_location_assignment?
?

PIN_31? ‐to? adc_clk? PIN_33? ‐to? cs_n? PIN_30? ‐to? ? sdat_in?

PIN_47? ‐to? dac_clk? PIN_48? ‐to? dac_data? PIN_46? ‐to? ? dac_ldac? PIN_45? ‐to? dac_load?

PIN_145? ‐to? ps2_clk? PIN_146? ‐to? ps2_dat?

PIN_147? ‐to? ds18b20?

PIN_5? PIN_4?

‐to? hsync? ‐to? vsync?

PIN_14? ‐to? vga_r[0]? PIN_15? ‐to? vga_r[1]? PIN_12? ‐to? vga_r[2]? PIN_13? ‐to? vga_g[0]? PIN_10? ‐to? vga_g[1]? PIN_11? ‐to? vga_g[2]? PIN_6? PIN_8? ‐to? vga_b[0]? ‐to? vga_b[1]?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

? #‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐RTC‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐#? set_location_assignment? set_location_assignment? ? #‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐IIC‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐#? set_location_assignment? set_location_assignment? ? #‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐END‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐#? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? PIN_43? ‐to? i2c_scl? PIN_44? ‐to? i2c_sda? PIN_40? ‐to? rtc_scl? PIN_41? ‐to? rtc_sda?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

附录? 常见问题?
1.你们的开发板适合初学者吗??
答:适合的,完全没问题!在设计之初,我们针对初学者的需求,认真研究了市面的开 发板的现状,专门面向初中级用户而设计,采取的设计原则是:? ※通用及经典资源不能少,适当拔高;? ※使用方便,便于扩展及自行开发;? ※配套资料详细,便于自学;? ※重视服务理念,提供论坛技术讨论氛围,形成有效学习推动力;? ? 因此,睿智 FPGA 开发板用户群体面向广大的高校相关专业学生、电子爱好者、科研 单位、企事业单位的开发设计人员,同时也适合于产品原型的快速开发、学生参加各种电子 设计大赛、学习? FPGA? 技术入门,课程设计以及毕业设计、系统设计前期快速评估设计方 案。?

2.FPGA 好学吗?买了你们的开发板,能学会吗??
答:FPGA 相对于单片机,应该来说还有是些难度的。但是不要有畏难情绪,只要打好 基础,多动手,多实践,同时希望尽快加入 www.OurFPGA.com 的讨论中去,论坛以后还会 启动学习小组或是网络教学连载,融入这种学习氛围中去,坚持,不要放弃。相信您一定会 有所收获。?

3.收到开发板后,我该怎么开始学习,我不知道从何下手??
答:建议初学者,可以先学习一下 Verilog 或 VHDL 语法,同时通读“睿智 FPGA 开发板 用户手册” ,先获得对开发板硬件的必要了解,按手册说明,安装开发软件,尝试打开工程, 下载文件。当然,我们强烈建议您尽快注册论坛,并经常访问,以了解最新资料更新,参与 技术交流。?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

4.学 VHDL 好还是 Verilog 好?哪个找工作容易些?
答:? 这两种无所谓哪个好,哪个不好,就目前我所了解,国内的公司使用 Verilog 的稍 微多些, 记住, “稍微” 并非绝对的。 是 , 如果您还没学过 VHDL, 那我强烈建议您学习 Verilog, 睿智 FPGA 开发板附带的例程,目前是 Verilog 的,VHDL 语法的例程我们会在后期加进去, 以适合学 VHDL 的用户需要。?

5.你们的开发板有相关的配套指导书、资料、或是视频吗??
答: 目前开发板配套了丰富的例程及专业级代码, 例程绝非网上到处可以下载到的代码, 并且几乎所有代码都有详细的中文注释,这对于初学者来说,非常有用!另外,我们配套了 用户手册,包含了大量信息。更为详细的资料或文档,我们将在论坛上分期发布。我们计划 在论坛以小篇幅文档形式分节分时发布详细指导文档, 最后整理成全套的指导书, 请大家关 注。视频教程方面,我们店内有一套由工作人员精心整理的 FPGA?EDA 工程师从入门到进阶 教程包,此教程包完全包揽所有有价值的 FPGA 相关教程,大部分是网上无法获取的,都是 我们近期的珍藏, 教程包自推出以来, 咨询者甚多, 受到使用者的大量好评。 需要的请联系。 同时,与开发板配套的视频教程也在规划中,视频教程及指导书制作是件很费神费力的事, 本着为用户负责的根本,这些还是要认真制作的,留意论坛公告。?

6.买了你们的开发板,你们提供售后和技术支持吗??
答:当然要提供的,其实您花钱购买的不仅仅是一套开发板,其中也包含了售后和技术 支持的。?

7.听说你们有网站有 VIP 卡,这个是做什么用的??
我们特意制作了精美的 VIP 卡,凡是购买开发板的,均会附带上,并不需要单独花钱购 买,VIP 卡的主要作用:保修、官网的各种活动、论坛赠送金币等等均要凭 VIP 卡号来获得 及参加,请妥善保管。?

?

睿智 FPGA 开发板用户手册? www.OurFPGA.com?

7.听说你们网站有高级会员下载区, 这个是做什么用的?怎么加入??
答:? 高级会员下载区是针对? 那些对视频教程及资料有较高热情的用户设计的,这个是要购 买才可获得权限和下载币的, 您有没有这个权限只取决于您购买开发板时是不是也同时购买 了高级会员下载权限,如果没有购买,是无法加入的,请见谅!? ? 如果您确实购买过高级权限,那么加入的步骤:? ? ? ? ? ? ? ? 第一步:交易确认付款且好评(必须完成)? ? ? ? ? ? ? ? 第二步:请提供以下相关信息给我们(发到我们的手机短信、QQ、旺旺),? ? ? ? ? ? ? ? 我们将在 1 个工作日内完成审核并通过? ? ? ? ? ? ? ? 提供您的旺旺 ID、收货人姓名、电话、VIP 卡号、论坛用户名)? ? ? ? ? ? ? ? 注意:未确认收货好评之前不予开通高级会员权限,谢谢理解。?

8.注册论坛、加入 QQ 群、有什么好处吗??
答:加入论坛可以参与技术讨论,您将发现,不只您一个人在“战斗” ,大家一起学习不是 更有效率吗?QQ 群是论坛的一个辅助方式。并且论坛里面有很多精品电子工程相关视频教 程发布,目前已经有 200 多门。。 。。?

9.学 FPGA 是学 NIOS 吗,有的人说 NIOS 没必要学,为什么??
答:我个人认为:初学者,最应该重点学习的是 FPGA 的逻辑,而非 NIOS,所以我们的睿智 开发板,主要例程代码还是以 FPGA 逻辑为主,以后论坛发布的指导也是以 FPGA 逻辑为主, NIOS 不做为主要内容,当然,我们仍然会发布更新一些 NIOS 的实例供大家参考。? 那为什 么说 NIOS 不适合初学者呢?NIOS 近几年炒得很热,有的人追逐 NIOS,见人就说 NIOS,却 忘记了 FPGA 逻辑才是王道。而且说到底,NIOS 在现实应用中并不多见,其实这一条理由就 足够了,是不是?难道我们花时间精力去学到的东西,现实中用不到或很少用,那么我们学 了干什么呢?这就是现实!具体的原因,我们有空可以再详细谈谈。?

?


相关文档

睿智FPGA开发板用户手册1.0版本
FPGA 开发板用户手册
依元素FPGA开发板用户手册
FPGA黑金开发板用户手册
FPGA开发板EP1C12用户手册(一版)
ETL-001 Xilinx FPGA开发板用户手册
EP2C5开发板用户手册V2
EXCD1开发板使用手册
FPGA开发板CA127使用手册
DS-LPC1778开发板用户手册V1.1
电脑版