基于FPGA多路同步数据采集系统的设计_图文

2012 年 第 11 期

仪表技术与传感器
Instrument Technique and Sensor

2012 No. 11

基于 FPGA 多路同步数据采集系统的设计

黄 鹤1 ,彭 晓2 ,杨跃龙2
( 1. 湖南工业大学电气学院,湖南株洲 412000; 2. 湖南工程学院电气学院,湖南湘潭 411100)

摘要: 从对变频电源实时测量的实际应用需求出发,设计了一种基于 FPGA 的多路同步实时数据采集系统,该系统利

用可编程逻辑器件 FPGA 将多个功能模块连接在一起,完成了对 A / D 转换芯片及双口等模块的控制; 给出了系统硬件原

理框图,并结合系统的设计方案对其中的主要功能模块进行了阐述; 该多路同步数据采集系统具有实时性强、集成度高、

扩展性灵活等特点。

关键词: 变频电源; 可编程逻辑器件 FPGA; A / D 转换芯片

中图分类号: TP273

文献标识码: A

文章编号: 1002 - 1841( 2012) 11 - 0139 - 02

FPGA-based Multi-Channel Simultaneous Data Acquisition System

HUANG He1 ,PENG Xiao2 ,YANG Yue-long2 ( 1. Hunan University of Technology,Zhuzhou 412000,China; 2. Hunan Institute of Engineering,Xiangtan 411100,China)

Abstract: From the actual application needs of the variable Frequency converter real time measurement,this paper designed a multi-channel and real-time data acquisition system based on FPGA. The system used programmable logic device FPGA to connect other function modules together,and completed A / D conversion chip and dual-port chip control modules. The system hardware block diagram was given,and the main function modules were described according to the system. This system has strong real-time, high integrated,extensible and flexible features,etc . Key words: variable frequency converter; FPGA; A / D

0 引言 随着非线性 电 力 电 子 技 术 的 发 展,变 频 器 使 用 越 来 越 广
泛,变频电机的生 产 厂 家 也 越 来 越 多,在 电 机 试 验 中 使 用 的 试 验电源也逐步由机组供电向变频器供电发展。变频系统作为 一种电力电子设 备,它 的 输 出 侧 的 电 压、电 流 含 有 丰 富 的 高 次 谐波。以往的变频电参数测量系统中,常多采用单片机作为控 制核心部件,对多 路 信 号 进 行 采 集 和 处 理,缺 点 在 于 频 繁 中 断 系统的运行,从而 减 弱 系 统 的 数 据 运 算 能 力,难 以 进 行 高 速 采 样及实时处理[1]。因此采用以 FPGA 芯片为核心并结合高精 度 16 位采样芯片 AD7606 和 TMS320F2812 来实现高速同步数 据采集,满足对变频电源电参数的测量需要。 1 系统整体设计
数据采集系统结构如图 1 所示,三相电压和三相电流信号 经过传感器之后送至滤波电路,再经过 A / D 转换模块进行 6 路 同步采样,不丢失相位信息,最后由 DSP 进行最后的参数计算 和处理。采用双口 RAM 作为 A / D 转换模块与 DSP 双向通信 的缓冲芯片,双口 RAM 芯片具有 2 套独立的控制线、地址线和 数据线,可以对任何一个端口进行独立的操作,有利于 DSP 全 速执行数据预算。整个数据采集电路的时序控制都由 FPGA 完成,保证了采样的持续性和实时性。 2 系统构建与实现
基金项目: 湖南省科学技术厅科学计划( 2009GK3075) ; 湖南省湘潭市联 合基金( 10JJ9009) ; 湖南省高校产业化培育项目( 09CY018) 收稿日期: 2011 - 10 - 30 收修改稿日期: 2012 - 07 - 22

图 1 系统结构框图
2. 1 FPGA 器件 文中选择 Altera CycloneⅡ系列 EP2C8Q208 为硬件核心,
CycloneⅡ是基于 StratixⅡ的 90 nm 工艺推出的 FPGA。它具有 8 256 个逻辑单元( LE) ,内置 4K RAM,2 个锁相环( PLL) 以及 18 个乘法器模块[2]。 2. 2 A / D 转换模块
A /D 采样芯片采用 AD7606,AD7606 是高速、低功耗、16 位 8 通道同步采样,支持真正的 ± 10 V 和 ± 5 V 双模数转换器。 输入信号可进行同步采样,以保留输入通道上信号的相关相位 信息。该转换器采用 5 极性信号输入; 它包含低噪声、高输入 阻抗信号调理放大器,1M 模拟输入阻抗。同时 AD7606 集成了 一个衰减为约 40 dB 的前端二阶抗混叠模拟滤波器,能以高达 200 KSPS 的快速吞吐率进行采样; 转换过程和数据采集通过 CONVST 信号和内部振荡器进行控制,2 个 CONVST 引脚使 8 个模拟输入或者组 4 个模拟输入通道能够同步采样; AD7606 具有过采样功能,通 过 数 字 滤 波 器 提 供 过 采 样 功 能,可 选 的 过 采样模式进一步提高了噪声性能,200 KSPS 时的 SNR 典型值 为 90 dB 信噪比,对于较低的吞吐率情况可减少输出码扩展。 同时该器件内置 LDO( 低压差稳压器) 、片上精密基准和基准

140

Instrument Technique and Sensor

缓冲器、跟踪与保持电路、转换时钟、模拟输入箝位保护和 2. 3 ~ 5 V 的 VDRIVE ,大 大 简 化 了 数 据 采 集 系 统 的 设 计[3]。 AD7606 的接口电路如图 2 所示。

Nov. 2012

图 2 AD7606 接口电路
2. 3 双口 RAM 双口 RAM 采用 64K × 16bit 的双口芯片 IDT70V28。利用
双口 RAM 实现数据传输的关键是解决 RAM 地址同时被访问 时的争用问题[4]。IDT70V28 允许从两个端口同时读写任何存 储单元,但当两个 端 口 同 时 读 写 或 一 读 一 写 同 一 地 址 单 元 时 , 容易发生错误。为避免此类情况发生,IDT70V28 通过 BUSY 管 脚来处理这种情况,在左右端口对不同存储空间进行读写操作 时,可同时存储,此时左右端口的 BUSY 信号同时置高。若对 同 一 空 间 同 时 进 行 存 储 操 作 时,哪 一 端 的 存 储 要 求 信 号 先 出 现,则该端 BUSY 信号置高,允许存储; 哪一 端 存 储 信 号 后 出 现,则该端 BUSY 信号置低,禁止存储。FPGA 和 IDT70V28 接 口电路如图 3 所示。

图 4 主程序流程图
步采样模 式。AD7606 有 3 种 读 出 模 式: 并 行 / 串 行 / 字 节,将 PAR / SER / BYTE 引脚电平拉低把读出模式设置为并行模式,在 选择好转换模式后,给 CONVST 一个负脉冲即可启动 AD7606, 在 CONVST 的上升沿作用下,各路模拟信号被同时采样,同时 BUSY 管脚输出变为高电平,标志着模数转换正在进行,不能进 行新的转换。其输出变为下降沿时,表明各通道转换结束。RD 引脚用来输出转换结果寄存器读取数据,对 AD7606 RD 引脚施 加一个 RD 脉冲序列,可使各通道的转换结果升序逐个输出到 并行总线 DB[15∶ 0]。BUSY 变为低电平后,将读使能信号 CS 拉低,在此期间对 RD 引脚施加一个 RD 脉冲序列,其中第一个 RD 下降沿输出通道 V1 的转换结果,下一个 RD 下降沿则用 V2 转换结果更新总线,以此类推,在 AD7606 上,RD 的第八个下降 沿输出通道 V8 的转换结果,时序要求如图 5 所示。

图 3 双口 RAM 接口电路
3 系统软件设计 3. 1 系统运行流程
系统初始化上电 之 后,开 始 采 集 数 据,采 集 过 程 中 系 统 始 终对 6 路模拟信号进行同时采集,每次采集的数据按顺序输 出,直接存储在双口 RAM 中,数据的提取和运算都有 FPGA 和 DSP 完成。DSP 工作于中断模式,当数据存储到一定程度后, 由 FPGA 发出中断信号通知 DSP 读取,这样有利于在采集工程 中不间断地进行采样,而 DSP 则有更多的时间去处理其他运 算。整个系统工作流程如图 4 所示。 3. 2 VHDL 实现及仿真
AD7606 含有 8 个采样通道,这里只取其中 6 路,故将 CONVSTA 和 CONVSTB 两个引脚短接在一起让芯片工作在 8 路同

图 5 AD7606 时序图
DB[15∶ 0]与双口 RAM IDT70V28 的 DR[15∶ 0]相连,时 序由 FPGA 控制。同时 AD 工作在 FIFO 模式,当数据存储到一 定容量后由 FPGA 向 DSP 发出中断信号通知 DSP 读取数据,从 而有效解决了与 CPU 通信过程中的地址冲突问题。
在 Quartus Ⅱ集成开发环境中,采用 VHDL 语言[5]实现 FPGA 对 A / D 的采集,系统时钟选用 50MHz,仿真结果如图 6 所 示,其中 CLK_AD7606 是 FPGA 发出给 AD7606 的 S 采样转换信 号; CS 是读使能信号; RD 是数据读出信号,低电平有效; IDT_RW 和 addrin 是发给双口 RAM 的写使能信号和地址信号。从图中 可以看出,各信号满足工作时序要求[3],并且通过实际检验。

图 6 仿真时序图

( 下转第 144 页)

144

Instrument Technique and Sensor

Nov. 2012

将检测线圈置于大于 2 倍管道内径处的位置,此时检测线 圈处于传统意义上的远场区,检测线圈接收到的是两次穿越管 壁的远场信号。此时的检测波形如图 9 所示。由图 9 可知,远 场区的检测信号 的 幅 值 明 显 减 小,从 试 验 数 据 中 发 现,检 测 信 号对于管壁内外缺陷的灵敏度是相同的。
图 9 远场区管壁内外伤检测信号波形
在实际的检测试验中发现管道外壁的缺陷检测数据与内 壁缺陷检测数据相同,从而检测信号也就失去了对于管壁内外 缺陷的辨别能力,因此只给出内壁缺陷波形示意图。但是从图 中波形特点可以看出,远场区的检测信号波形的幅值和过零时 间对管道缺陷伤都敏感,这就与正弦激励时的判断方式有所不 同,因此可以直接通过时域分析来判断管道的伤的情况。

4 结束语 通过试验和分析得出: 采用脉冲激励的远场涡流检测技术
与传统的远场涡流检测技术相比存在着自身的特点,从 3 个区 域的试验结果可以看出: 综合利用在过渡区的检测信号的峰值 和过零时间这两个特征参数可以达到对管壁内外伤的情况进 行判断,从而实现对管道内外壁全周向缺陷的判断。同时也可 以看出,置放在远处区的检测线圈的检测信号的幅值和过零时 间也对伤敏感,因此可以直接利用时域的波形特征来达到对管 道伤的判断。 参考文献:
[1] 孙可平 . 远场涡流技术在管道检测中的应用. 军械工程学院学 报,2000,12( supp) : 15 - 18.
[2] DARKO V,VEDRAN B,DAVORIN A. Measurenment of ferromagnetic tube wall thickness using pulsed remote field technique. 12th IMEKO TC4 International Symposium,Croatia,2002: 468 - 472.
[3] DARKO V,VEDRAN B,DAVORIN A. Pulsed eddy current nondestructive testing of fe3romagnetic tubes. IMTC 2003-Instrumentation and Measurement Technology Conference,USA,2003.
[4] 徐小杰,罗飞路. 铁磁性管道的远场涡流检测系统的设计与实现. 计量技术,2006( 12) : 7 - 10.
[5] 杨理践,刘建,高松巍. 基于 LABVIEW 的远场涡流管道检测系统. 无损检测,2011,33( 8) : 38 - 41.
[6] 董小刚,秦喜文. 信号消燥的小波处理方法及 Matlab 实现. 长春工 业大学学报,2003,24( 2) : 1 - 4.
作者简介: 杨理践( 1957—) 教授,博士生导师,主要从事油气管道内检 测技术、无损检测技术等方面研究。

( 上接第 113 页) 表 1 数据表示系统动态称重的精度非常高,误差在 ± 0. 1
g,完全能够满足生产中对砂子质量测量精度的需要。 5 结论
利用内部集成 12 位 A / D 的 STM32F105 的 32 位处理器对 碳化硅砂子进行信号的采集与转换,并通过数字平均值滤波算 法和 PWM 调速控制主直流电机,提高了系统的测量精度。运 行结果表明,系统 实 现 了 砂 子 的 定 量 动 态 称 重、自 动 倒 料 的 功 能,结构简单、操作 简 便、通 用 性 强,实 现 了 碳 化 硅 砂 子 的 精 密 动态称重要求。 参考文献:
[1] 刘九卿. 动态和数字称重技术发展概况与研究课题. 工业计量, 2011,21( 2) : 4 - 10 .
[2] 白炳良. 基于 AD7705 电子计价称的设计. 漳州师范学院学报( 自 然科学版) ,2008,60( 2) : 56 - 59.
[3] 葛志勇. 电子秤数字和算技术及其应. 河北冶金,2006,151( 1) : 63 - 64.
[4] 王文成,李健. 基于单片机的电机转速测量系统的设计. 仪表技术 与传感器,2011( 8) : 70 - 72.
[5] 郭彪,骆远福,孔淼等. AD7730 在高精度电子称中的应用. 兵工自 动化,2005,24( 2) : 69 - 70.
作者简介: 瓮嘉民( 1972—) ,讲师,硕士,主要研究方向: 嵌入式系统应 用。E-mail: wengjiamin@ tom. com

( 上接第 140 页) 4 结束语
系统采用最新型 A /D 采样器件实现了一种新型同步实时 数据采集系统的 设 计,由 于 对 输 入 信 号 进 行 了 同 步 采 样,所 以 保留了输入通道上信号的相关相位信息,为数据分析计算提供 了保障。应用 FPGA 控制采集系统的各功能模块,使得系统能 真正实现不间断 同 步 采 样,同 时 使 设 计 变 得 更 加 灵 活,便 于 系 统升级和检修,并提高了系统的可靠性。该数据采集系统在高 速的实时测控领域着有非常广阔的应用前景。 参考文献:
[1] 郑俭锋. 多路高速信号并行采样及实时存储解决方案. 电子设计 应用,2007( 3) : 87 - 90.
[2] Altera Corportion. Cyclone Ⅱ Device Handbook. http: / / www. altera. com. cn / literature / lit-cyc2. jsp
[3] AD7606 datasheet. 8 - Channel DAS with 16 - Bit,Bipolar Input, Simultaneous Sampling ADC,Analog Device Inc,2010.
[4] 杨坤,杨洪耕. 基于 DSP 与 CPLD 的电能质量无缝分析技术实现. 电测与仪表,2003( 9) : 19 - 23.
[5] 杨晓慧,杨旭. FPGA 系统设计与实例. 北京: 人民邮电出版社, 2010.
作者简介: 黄鹤( 1985—) ,硕士研究生,主要从事测控、电力电子与自控 等方向的研究。E-mail: hequn8586@ 163. com


相关文档

基于FPGA的多路同步实时数据采集系统
基于FPGA的高速多路数据采集系统的设计1
基于FPGA的高速多路数据采集系统的设计
基于FPGA的多路数据采集系统的设计
基于FPGA的多路数据采集系统的设计1
基于FPGA多路同步数据采集系统的设计_黄鹤
基于FPGA的多路数据采集系统的设计---杨海鑫
基于FPGA的多路高速数据采集系统的设计
基于FPGA的高速数据采集系统的设计
电脑版