Protel 原理图PCB到Cadence的数据转换

原理图/PCB Protel 原理图/PCB 到 Cadence 的数据转换
2010-3-10 14:10:08 资料来源:PCBcity 作者:

随着 PCB 设计的复杂程度和高速 PCB 设计需求的不断增加, 越来越多的 PCB 设计者、 设计团队选 择 Cadence 的设计平台和工具。但是,由于没有 Protel 数据到 Cadence 数据直接转换工具,长 期以来如何将现有的基于 Protel 平台的设计数据转化到 Cadence 平台上来一直是处于平台转化 期的设计者所面临的难题。 在长期实际的基础上,结合现有工具的特点,提供一种将 Protel 原理图、PCB 转化到 Cadence 平台上的方法。 1. 使用的工具 a) Protel DXP SP4 b) Cadence Design Systems, Inc. Capture CIS c) Cadence Design Systems, Inc. Orcad Layout d) Cadence Design Systems, Inc. Layout2allegro e) Cadence Design Systems, Inc. Allegro f) Cadence Design Systems, Inc. Specctra 2. Protel 原理图到 Cadence Design Systems, Inc. Capture CIS 在 Protel 原理图的转化上我们可以利用 Protel DXP SP2 的新功能来实现。通过这一功能我们可 以直接将 Protel 的原理图转化到 Capture CIS 中。 这里,我们仅提出几点通过实践总结出来的注意事项。 1) Protel DXP 在输出 Capture DSN 文件的时候,没有输出封装信息,在 Capture 中我们会看到 所以元件的 PCB Footprint 属性都是空的。这就需要我们手工为元件添加封装信息,这也是整个 转化过程中最耗时的工作。在添加封装信息时要注意保持与 Protel PCB 设计中的封装一致性, 以及 Cadence 在封装命名上的限制。例如一个电阻,在 Protel 中的封装为 AXIAL0.4,在后面介 绍的封装库的转化中,将被修改为 AXIAL04,这是由于 Cadence 不允许封装名中出现“.”;再 比如 DB9 接插件的封装在 Protel 中为 DB9RA/F,将会被改为 DB9RAF。因此我们在 Capture 中给 元件添加封装信息时,要考虑到这些命名的改变。 2) 一些器件的隐藏管脚或管脚号在转化过程中会丢失,需要在 Capture 中使用库编辑的方法添 加上来。通常易丢失管脚号的器件时电阻电容等离散器件。 3) 在层次化设计中, 模块之间连接的总线需要在 Capture 中命名。 即使在 Protel 中已经在父设 计中对这样的总线命名了,还是要在 Capture 中重新来过,以确保连接。 4) 对于一个封装中有多个部分的器件,要注意修改其位号。例如一个 74ls00,在 protel 中使 用其中的两个门,位号为 U8A,U8B。这样的信息在转化中会丢失,需要重新添加。 基本上注意到上述几点,借助 Protel DXP,我们就可以将 Protel 的原理图转化到 Capture 中。 进一步推广,这也为现有的 Protel 原理图符号库转化到 Capture 提供了一个途径。 3. Protel 封装库的转化 长期使用 Protel 作 PCB 设计, 我们总会积累一个庞大的经过实践检验的 Protel 封装库, 当设计 平台转换时,如何保留这个封装库总是令人头痛。这里,我们将使用 Orcad Layout,和免费的 Cadence 工具 Layout2allegro 来完成这项工作。 a) 在 Protel 中将 PCB 封装放置到一张空的 PCB 中,并将这个 PCB 文件用 Protel PCB 2.8 ASCII

的格式输出出来; b) 使用 Orcad Layout 导入这个 Protel PCB 2.8 ASCII 文件; c) 使用 Layout2allegro 将生成的 Layout MAX 文件转化为 Allegro 的 BRD 文件; d) 接下来,我们使用 Allegro 的 Export 功能将封装库,焊盘库输出出来,就完成了 Protel 封 装库到 Allegro 转化。 4. Protel PCB 到 Allegro 的转化 有了前面两步的基础,我们就可以进行 Protel PCB 到 Allegro 的转化了。这个转化过程更确切 的说是一个设计重现过程,我们将在 Allegro 中重现 Protel PCB 的布局和布线。 1) 将第二步 Capture 生成的 Allegro 格式的网表传递到 Allegro BRD 中,作为我们重现工作的 起点; 2) 首先,我们要重现器件布局。在 Protel 中输出 Place & Pick 文件,这个文件中包含了完整 的器件位置,旋转角度和放置层的信息。我们通过简单的手工修改,就可以将它转化为 Allegro 的 Placement 文件。在 Allegro 中导入这个 Placement 文件,我们就可以得到布局了。 3) 布线信息的恢复,要使用 Specctra 作为桥梁。首先,从 Protel 中输出包含布线信息的 Specctra DSN 文件。对于这个 DSN 文件我们要注意以下 2 点: a) Protel 中的层命名与 Allegro 中有所区别, 要注意使用文本编辑器作适当的修改, 例如 Protel 中顶层底层分别为 Toplayer 和 Bottomlayer,而在 Allegro 中这两层曾称为 TOP 和 BOTTOM; b) 注意在 Specctra 中查看过孔的定义,并添加到 Allegro 的规则中。

在 allegro 中定义过孔 从 Specctra 中输出布线信息, 可以使用 session, wires, 和 route 文件, 建议使用 route 文件, 然后将布线信息导入到我们以及重现布局的 Allegro PCB 中,就完成了我们从 Protel PCB 到 Allegro BRD 的转化工作。


相关文档

Protel 原理图-PCB到Cadence的数据转换
Protel原理图PCB到Cadence的数据转换
cadence原理图转换成protel
Protel向Cadence设计数据转换
protelsch-pcb到cadence的数据转换
打印 Protel 原理图和 PCB 的一种方法
Protel原理图与PCB设计
Cadence从原理图到PCB
Protel早期版本原理图PCB转为Altium_Designer的办法
cadence原理图到PCB(原创)
电脑版