手机PCB LAYOUT

手机 PCB
目的: A. 是为 PCB 设计者提供必须遵循的规则和约定。

LAYOUT

B. 提高 PCB 设计质量和设计效率。 提高 PCB·的可生产性、可测试、可维护性 手机 PCB 设计最大的特点: 集成度高,集成了 ABB,DBB,JPEG 和 PMU 给 Layout 带来: “217Hz”noise 问题;电源,数字和模拟部分的相互干扰问题;更复杂的 EMI/EMC 问题;

第一节:设计任务受理
A PCB 设计申请流程 当硬件项目人员需要进行 PCB 设计时,须在《PCB 设计投板申请表》 中提出投板申请,并经其项目经理和计划处批准后,流程状态到达指定的 PCB 设计部门审 批,此时硬件项目人员须准备好以下资料: 经过评审的,完全正确的原理图,包括纸面文件和电子件; 带有 MRPII 元件编码的正式的 BOM; PCB 结构图,应标明外形尺寸、安装孔大小及定位尺寸、接插件定位尺寸、禁止布线区等 相关尺寸; 对于新器件,即无 MRPII 编码的器件,需要提供封装资料; 以上资料经指定的 PCB 设计部门审批合格并指定 PCB 设计者后方可开始 PCB 设计。 B. 理解设计要求并制定设计计划 仔细审读原理图,理解电路的工作条件。如模拟电路的工作频率,数字电路的工作速度等 与布线要求相关的要素。理解电路的基本功能、在系统中的作用等相关问题。 在与原理图设计者充分交流的基础上,确认板上的关键网络,如电源、时钟、高速总线等, 了解其布线要求。理解板上的高速器件及其布线要求。 根据《硬件原理图设计规范》的要求,对原理图进行规范性审查。 对于原理图中不符合硬件原理图设计规范的地方,要明确指出,并积极协助原理图设计者 进行修改。 在与原理图设计者交流的基础上制定出单板的 PCB 设计计划,填写设计记录表,计划要包 含设计过程中原理图输入、布局完成、布线完成、信号完整性分析、光绘完成等关键检查 点的时间要求。设计计划应由 PCB 设计者和原理图设计者双方签字认可。 必要时,设计计划应征得上级主管的批准。

第二节:设计过程
A. 创建网络表 网络表是原理图与 PCB 的接口文件,PCB 设计人员应根据所用的原理图和 PCB 设计工具 的特性,选用正确的网络表格式,创建符合要求的网络表。 创建网络表的过程中,应根据原理图设计工具的特性,积极协助原理图设计者排除错误。 保证网络表的正确性和完整性。 确定器件的封装(PCB FOOTPRINT) . 创建 PCB 板 根据单板结构图或对应的标准板框, 创建 PCB 设计文件; 注意正确选定单板坐标原点的位置,原点的设置原则: 1. 2. 单板左边和下边的延长线交汇点。 单板左下角的第一个焊盘。

板框四周倒圆角,倒角半径 5mm。特殊情况参考结构设计要求。 B. 布局 根据结构图设置板框尺寸,按结构要素布置安装孔、接插件等需要定位的器件,并给这些 器件赋予不可移动属性。 按工艺设计规范的要求进行尺寸标注。 根据结构图和生产加工时所须的夹持边设置印制板的禁止布线区、 禁止布局区域。 根据某 些元件的特殊要求,设置禁止布线区。 综合考虑 PCB 性能和加工的效率选择加工流程。 加工工艺的优选顺序为:元件面单面贴装——元件面贴、插混装(元件面插装焊接面贴装 一次波峰成型)——双面贴装——元件面贴插混装、焊接面贴装。 但对手机小而薄的特点,手机单板的组装形式通常为双面全 SMD。
组装形式 I、单面全 SMD 仅一面装有 SMD II、双面全 SMD A/B 面装有 SMD III、单面元件混装 仅 A 面装有元件,既有 SMD 又有 THC IV、A 面元件混装 B 面仅贴简 单 SMD V、A 面插件 B 面仅贴简 单 SMD 注:简单 SMD-----CHIP、SOT、引线中心距大于 1 mm 的 SOP。 A 面装 THC,B 面仅装简单 SMD A 面混装,B 面仅装简单 SMD 示意图 PCB 设计特征

布局操作的基本原则 1. 2. 3. 遵照“先大后小,先难后易”的布置原则,即重要的单元电路、核心元器件应当优先布局. 布局中应参考原理框图,根据单板的主信号流向规律安排主要元器件. 布局应尽量满足以下要求:总的连线尽可能短, 关键信号线最短;高电压、 大电流信号与小电 流,低电压的弱信号完全分开;模拟信号与数字信号分开;高频信号与低频信号分开;高频 元器件的间隔要充分. 4. 5. 6. 相同结构电路部分,尽可能采用“对称式”标准布局; 按照均匀分布、重心平衡、版面美观的标准优化布局; 器件布局栅格的设置,一般 IC 器件布局时,栅格应为 50--100 mil,小型表面安装器件,如 表面贴装元件布局时,栅格设置应不少于 25mil。 7. 8. 如有特殊布局要求,应双方沟通后确定。 同类型插装元器件在 X 或 Y 方向上应朝一个方向放置。 同一种类型的有极性分立元件也要 力争在 X 或 Y 方向上保持一致,便于生产和检验。 9. 发热元件要一般应均匀分布,以利于单板和整机的散热,除温度检测元件以外的温度敏感 器件应远离发热量大的元器件。 10. 元器件的排列要便于调试和维修,亦即小元件周围不能放置大元件、需调试的元、器件周 围要有足够的空间。 11. 需用波峰焊工艺生产的单板,其紧固件安装孔和定位孔都应为非金属化孔。当安装孔需要 接地时, 应采用分布接地小孔的方式与地平面连接。 焊接面的贴装元件采用波峰焊接生产工艺时,阻、容件轴向要与波峰焊传送方向垂直, 阻 排及 SOP(PIN 间距大于等于 1.27mm)元器件轴向与传送方向平行;PIN 间距小于 1.27mm (50mil)的 IC、SOJ、PLCC、QFP 等有源元件避免用波峰焊焊接。对于手机板元器件的间 距建议按照以下原则设计(其中间隙指不同元器件最小间隙含焊盘间的间隙或元件体间 隙) 。 a) PLCC、QFP、SOP 各自之间和相互之间间隙≥0.5mm(20 mil) 。 b) PLCC、QFP、SOP 与 Chip 、SOT 之间间隙≥0.3mm(12 mil) 。 c) Chip、SOT 各自之间和相互之间的间隙≥0.3mm(12 mil) 。 d) BGA 外形与其他元器件的间隙≥0.45mm (17.7 mil) 如果考虑要 Underfill,BGA 外形(至 。 少是一边)与其他元器件的间隙≥0.7mm(28 mil) 。0.7mm 的间隙作为点胶边. 如果有位置 相邻的多个 BGA 元件, 则点胶边的位置应一致。 e) PLCC 表面贴转接插座与其他元器件的间隙≥0.5mm(20 mil) 。 f) 表面贴片连接器与连接器之间的间隙≥0.5mm(20 mil) 。 g) 元件到金边距离应该在 0. 5mm(20mil)以上。

h) 元件到拼板分离边需大于 1mm(40mil)以上。(特殊元件除外,如耳机,底部连接器等) i) 后备电池如需手工焊接,其引脚周围应留出可以用电烙铁手工焊接的空间,一般 引脚一侧应至少留出 2mm 的空白区域,同时旁边不能有较高的元器件,见图。
一侧引脚与元器 件最小距离要求

后备电池

12. IC 去偶电容的布局要尽量靠近 IC 的电源管脚,并使之与电源和地之间形成的回路最短。 13. 元件布局时,应适当考虑使用同一种电源的器件尽量放在一起, 以便于将来的电源分隔。 14. 用于阻抗匹配目的阻容器件的布局,要根据其属性合理布置。 15. 串联匹配电阻的布局要靠近该信号的驱动端,距离一般不超过 500mil。 16. 匹配电阻、电容的布局一定要分清信号的源端与终端,对于多负载的终端匹配一定要在信 号的最远端匹配。 17. 布局完成后打印出装配图供原理图设计者检查器件封装的正确性,并且确认单板、主板和 接插件的信号对应关系,经确认无误后方可开始布线。 手机 PCB 设计布局原则: 器件集中/隔离原则 保持不同部分信号的回路的通畅和相对独立 器件布局与信号走向考虑 以电路板及器件外形轮廓为设计出发点,有如下两种自然的信号走向: a. 从天线开始,经由接收机到基带器件,此为接收通路; b. 从基带器件开始,经由发射机再到天线,此为发射通路。 根据这两种自然的信号流向来确定初始的器件布局,可以粗略地将主要的RF器件沿着代表着 RX和TX的两条信号走向线 摆放,以便之后的布线更清楚直接。 各大主要器件之间要留有足 够的空间来摆放周边辅助之用的小器件(诸如电阻、电容、电感、二三极管等) 及相关走线之 用。如果板上增加了周边器件或者出于保护最高优先级的走线考虑,可能需要对主要器件的摆 放作一些轻微的挪动, 要不断调整器件位置、方向及RF连接位置以避免RF走线的交叉。如果 交叉走线确实无法避免,最好是让它们90度垂直交叉,并且这些射频走线一定要用微带线或者 带状线。在增加走线细节的同时,要持续地微调器件布局,直到获得一种比较合适的布局安排, 所有的元件都在指定的空间内,关键信号线有个很好的安排,敏感线路与其它可能的干扰源或 者干扰线路有足够大的隔离等等。图1.1是MTK的一个参考布局安排。

不小于2

1

RF: RF 部分的器件摆放请参考提供的参考设计。尤其注意滤波器、开关、隔离器等器件的位置。 将收发电路功能块电路分开,并采用屏蔽盖屏蔽。 布局保证 RF 走线尽量短,而且不要有交叉;大功率线(PA 输出和从开关到天线的连线) 优先级更高; RF 电路集中在一个区域内并采用屏蔽结构,减小对外辐射和加强抗干扰能力,在手机里, 用以加强隔离保护的屏蔽区域通常包括 Rx, Tx, 及基带 (包含数字 IC,电源管理 IC)等部 分。屏蔽框的焊接走线要求在 PCB 板外层上,沿着屏蔽框的轮廓走,线宽大约是框壁厚的 数倍,并且要有足够多的接地孔直接接到主地。另外,屏蔽框焊接走线要与被屏蔽区域内 的器件及走线保持足够的安全距离 FEM 要和天线端、PA 靠近,保证比较小的插入损耗 13MHz TCXO 远离天线口和接收前端匹配电路。 滤波电路要紧靠需滤波的 IC 引脚

2

BB flash(MCP)同 BB,以及其他总线设备的相对位置尽量按推荐的,保证 BB 到 flash(MCP) 的走线最顺畅; 晶振必须放在离芯片最近的地方,但不要放在靠近板边的地方,包括 13M(26M)、32.768K。 基带处理芯片及外部 MEMORY 尽量靠近,并采用屏蔽盖屏蔽。屏蔽盖的焊接线的宽度视屏蔽 盖厚度而定,但至少 0.8mm,元器件距离屏蔽盖的焊接线距离至少 0.3mm,同时要考虑器件 的高度是否超出屏蔽盖。

3

电源(VBAT、LDO) 电源 VBAT 和 LDO 输出线上的电容尽量靠近相应的管腿; 芯片电源的滤波电容必须放在芯片 PIN 旁边, 比如 AVDDVBO 、AVDDVB、AVDDBB、 AVDDAUX、AVDD36、VBAT、VDD、VDDIO、VMEM、DVDD3V、V28、VDDNF、VLCD 等等。

4

EMI/ESD BB 周围器件(特别是模拟部分)要严格按照参考设计 FPC 的 EMI 器件尽量靠近 connector; ESD 器件要就近摆放 元器件与元器件外框边缘的距离大于 0.25mm,一般最少为 0.3mm,元器件距板边的距离至 少 0.3mm 以上,结构定位器件除外 升压电路,音频电路、FPC 远离天线,充电电路远离 RF、Audio 以及其它敏感电路。 AUDIO 部分滤波电路的输入输出级应该相互隔离,不能有耦合

C. 设置布线约束条件 1. 报告设计参数 布局基本确定后,应用 PCB 设计工具的统计功能,报告网络数量,网络密度,平均管脚密度等 基本参数,以便确定所需要的信号布线层数。 信号层数的确定可参考以下经验数据

注:PIN 密度的定义为: 板面积(平方英寸)/(板上管脚总数/14) 布线层数的具体确定还要考虑单板的可靠性要求,信号的工作速度,制造成本和交货期等因素。

2 布线层设置 PCB 的叠层安排需要考虑如下几个内容: 介质材料(介电常数) 整个PCB板厚 金属层数 每层金属层的厚度 金属层之间的介质厚度 赋于各金属层的电气功能分配 MTK 的参考叠层设计如图1.2所示:

MTK射频走线: 阻抗控制传输线 连接射频信号源与负载的走线,其特性阻抗标称值为50欧。在手机PCB中,50Ω的传输线用如下 两种技术实现: 微带线 :走线布在PCB最外层,以其下面整个地平面为参考地,并且周边被大面积的地所包围。 带状线: 走线布在PCB内层,相邻的上下地平面均为其参考地,并且周边被大面积的地所包围。 50Ω 走线参考设计如下: 线宽由PCB的叠层结构决定(一些参考值如下图所示) 至少有两倍线宽的安全间距 沿着其走线的周围要有足够多的接地孔。

展讯 Impedance Control 阻抗控制(八层)

展讯常用手机叠层方法:分配方式并不是一成不变的,可依功能要求和所须绕线层要求有所适 当修改,所注意的一点是关键走线层必须靠近一个完整参考平层 布线层常用的布线规划 八层 L1: Component; L2/L3/: trace; L4: GND; L5: RF/Audio trace; L6: power; L7: keypad trace; L8: Keypad; 六层 L1:Component; L2:trace; L3:GND; L4:power; L5:trace; L6:Keypad、SIM

一个典型的展讯 8 层板结构(H=1mm)

一个典型的 6 层板结构(H=1mm)

1OZ=1.4mil=35μm 3 线宽和线间距的设置

线宽和线间距的设置要考虑的因素 A. 单板的密度。板的密度越高,倾向于使用更细的线宽和更窄的间隙。 B. 信号的电流强度。当信号的平均电流较大时,应考虑布线宽度所能承载的的电流,线宽可参 考以下数据: PCB 设计时铜箔厚度,走线宽度和电流的关系 不同厚度,不同宽度的铜箔的载流量见下表: 铜皮厚度 35um 铜皮厚度 50um 铜皮厚度 70um

注: 用铜皮作导线通过大电流时,铜箔宽度的载流量应参考表中的数值降额50%去选择考虑。 在PCB设计加工中,常用OZ(盎司)作为铜皮厚度的单位,1 OZ铜厚的定义为1 平方英尺面积内 铜箔的重量为一盎,对应的物理厚度为35um;2OZ铜厚为70um C. 电路工作电压:线间距的设置应考虑其介电强度。 输入 150V-300V 电源最小空气间隙及爬电距离

D. 可靠性要求。可靠性要求高时,倾向于使用较宽的布线和较大的间距。 E. PCB 加工技术限制 国内 推荐使用最小线宽/间距 极限最小线宽/间距 6mil/6mil 4mil/6mil 国际先进水平 4mil/4mil 2mil/2mil

下列为某国内电路板的制板加工能力:

4

孔的设置 过线孔

制成板的最小孔径定义取决于板厚度,板厚孔径比应小于 5--8。 孔径优选系列如下: 孔径: 焊盘直径: 40mil 24mil 35mil 45mil 20mil 28mil 40mil 16mil 25mil 35mil 12mil 20mil 30mil 8mil

内层热焊盘尺寸: 50mil

板厚度与最小孔径的关系: 板厚: 3.0mm 2.5mm 20mil 2.0mm 16mil 1.6mm 12mil 8mil 1.0mm

最小孔径: 24mil 盲孔和埋孔

盲孔是连接表层和内层而不贯通整板的导通孔,埋孔是连接内层之间而在成 品板表层不可见的导通孔,这两类过孔尺寸设置可参考过线孔。 应用盲孔和埋孔设计时应对 PCB 加工流程有充分的认识,避免给 PCB 加工带 来不必要的问题,必要时要与 PCB 供应商协商。 测试孔 测试孔是指用于 ICT 测试目的的过孔,可以兼做导通孔,原则上孔径不限,焊盘直径应 不小于 25mil,测试孔之间中心距不小于 50mil。 不推荐用元件焊接孔作为测试孔。 5 特殊布线区间的设定 特殊布线区间是指单板上某些特殊区域需要用到不同于一般设置的布线参数, 如某些高密 度器件需要用到较细的线宽、较小的间距和较小的过孔等,或某些网络的布线参数的调整等, 需要在布线前加以确认和设置。 6 定义和分割平面层 平面层一般用于电路的电源和地层(参考层),由于电路中可能用到不同的电源和地层, 需要对电源层和地层进行分隔,其分隔宽度要考虑不同电源之间的电位差,电位差大于12V 时,分隔宽度为50mil,反之,可选20--25mil 。 平面分隔要考虑高速信号回流路径的完整性。

当由于高速信号的回流路径遭到破坏时,应当在其他布线层给予补尝。例如可 用接地的铜箔将该信号网络包围,以提供信号的地回路。
综上所述手机常用的约束条件设置设置如下: 八层板规则: 走线 WIDTH/SPACE 为 0.1mm/0.1mm Copper 与 Trace、Via、Pad、Board Line 等的距离应大于 0.2mm 以上 同一 NET 上的两个 VIA 的距离为 0,不允许出现外环重叠的情况,最坏情况为边缘相切。

过孔的类型有 1-2、 2-7、 7-8、 四种, 1-8 其中 1-2、 的标准为 0.3/0.1mm, 的为 0.5/0.25mm, 7-8 2-7 1-8 的 VIA 根据需要确定,一般为 0.6/0.3mm,根据板厂的能力设置。 六层板规则: 走线 WIDTH/SPACE 为 0.1mm/0.1mm Copper 与 Trace、Via、Pad、Board Line 等的距离应大于 0.2mm 以上 同一 NET 上的两个 VIA 的距离为 0,不允许出现外环重叠的情况,最坏情况为边缘相切。 过孔的类型有 1-2、 2-5、 5-6、 四种, 1-6 其中 1-2、 的标准为 0.3/0.1mm, 的为 0.5/0.25mm, 5-6 2-5 1-6 的 VIA 根据需要确定,一般为 0.6/0.3mm,根据板厂的能力设置。如下一板厂的制程能力: C D 布线前仿真(布局评估,待扩充) 布线

布线优先次序 关键信号线优先:电源、摸拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线 密度优先原则:从单板上连接关系最复杂的器件着手布线。从单板上连线最密集的区域开始 Layout:RF 设计 同样性质的线尽量压缩 保持差分线走线平等且等长 保持时钟信号线的尽量短且其上下左右都要有地包围。如果不能做到良好的地包围,请遵 循 3W 原则且在其周围放置足够多的接地孔

保证输入输出走线之间的良好隔离 不同性质的线之间尽量用 GND+VIA 隔开; 保证信号回路的相对独立; 保证地的完整性,每个 GND PIN 需要可靠连接到主 GND 平面(L4); 敏感线的包 GND 和隔离处理; EMI/ESD 考虑; 可靠的接地,PA 电流可靠的回流路径;

充足的 GND VIA,特别是 PA 和 switchplexer 下面; 注意阻抗控制线,铺 GND 时用 0.3mm clearance;

避免 PA 的输入和输出之间,开关的输入和输出之间的耦合;

Transceiver 下面在表层不要有线;

为减小寄生电容,挖 GND 处理:天线的 PAD 下面全部挖空,表层 RF 线和 PAD 下面,以

L4 为参考 GND; Vramp/AFC/IQ 线/clk 线避免被其他信号干扰或干扰别人;

Transceiver 布线指南: 1) 保持RF 信号走线与附近的过孔之间有足够空间隔离, 这个距离应当至少为RF 信号线宽的两 倍。所有 RF traces 都应当尽可能地短且直。 2) 诸如LNA 与IQ 信号线这类的差分信号线从IC 端到匹配元件的接头的走线应当平行且等长。 DCS 及PCS频段的LNA 输入走线尤其要做到这点。 3) 所有接地引脚应当直接接到良好定义的主地平面, 小容值旁路电容必须尽可能靠近电源引脚 端摆放。 4) IC 下面的地焊盘应该填充尽可能多的地过孔。如图2.1 所示

5) 不要在靠近LNA 输入端的地方放置、交叉任何信号线或开关的输出走线。 (包括在LNA 的走 线的邻层) 6) 环路滤波器的元件和走线必须远离噪声信号。任何走线都不得靠近他们。另外,环路的地过 孔须紧密排放一起。要使环路滤波器的环形区域尽量小的。 7) 如果邻层之间的走线重叠不可避免,那就让它们尽量地彼此正交走线。 8) 不要让VCC 走线形成一个闭环回路。为了避免级间耦合,电源走线可选择总线或者星形结构 的布局。 9) 地过孔之间的距离要小于可能潜在的最高工作频率的信号或者潜在干扰信号的波长的1/20, 避免使用射频性能不好的用于散热的地孔。 10) 除非给RF 走线用的板层介质厚度超过10 mils ,否则不要在LNA 的匹配输入端的下面有什 么任何走线。 11) 给LNA 输入端走线用的层厚至少要10mils。

12) 不要把在顶层上的屏蔽罩接地走线连接到RF 模块的地上。 13) 在pin1~pin14 与 pin43~pin56 之间的拐角处放置适当的地过孔。 14) 建议13/26MHz TCVCXO 离MT6129 远一点,不要在TCVCXO 下面有任何的走线。 15) Creg2 的接地需要从用顶层到Layer2 单孔连接。不要在transceiver 模组隔间里铺多边形 的地,以防止有不确定的电流流经Creg2 的地。

一些其它重要的射频相关走线:
26MHz TCVCXO VAFC : 非常敏感的信号, 一定要严格保护。 保证基带IC 的AVDD 足够 “干净” 否则可能会引入Frequency , Error 问题。 PA 的散热过孔 在PA IC 下面的接地焊盘上,一定留有足够多的散热过孔及足够大的敷铜空间 ,否则很有可能会引 起功率下掉的现象。 TX 与 RX 之间的隔离 要特别注意RX 与 TX 走线之间有足够大的距离,尤其是在高频段; 最好保持PA 有良好的独立的 屏蔽 ;否则很有可能会降低接收灵敏度及在低功率等级时引起 PvT fail。

Layout:天线设计 这里简单比较一下两种主流 PIFA 皮法和 MONOPOLE 单极天线,以及分别适用的机型结构: 有效面积 mm2 皮法 单极 600 350 折叠机 皮法 单极 适用 不适用 距主板 mm 7 4 滑盖机 适用 天线投影下方 有地 无地 旋盖机 适用 天线馈源 天线体积 2 1 大 小 电性能 很好 好 低 稍高 SAR

直板机 超薄折叠机 超薄直板机 适用 适用 不适用 适用定制 不适用 适用

不适用 不适用

单极 Layout: BB 处理

皮法(蓝牙部分)

模 拟 部 分 外 围 走 线 要 紧 凑 , 避 免 交 叉 和 干 扰 ( 特 别 注 意 VRBG,AVDDAUX,AVDDBB,AVDDVB,AVDDVBO) ; 保证模拟部分有一个相对干净的 GND(L2 或 L3) ; 不同模拟 GND 要单点接地处理;避免数字部分的线对模拟的干扰; 尽量压缩从 BB 先到 MCP.再到其他总线设备;

Layout: VBAT 处理 星型走线:不同的分支到 PA,到 BBchip ,到 Audio PA 等; 滤波电容靠近芯片 Pin 摆放,电源走线先走到滤波电容,再走到芯片 Pin 脚 针对不同电源在电源层进行了分割,走线就近回流通路 根据流经的电流大小来控制不同分支的宽度和打孔数量,Power 換層請多打 via

VBAT 线需要避开其他线,特别是 audio 线;高频时钟信号、RF 信号等易感信号、数据 BUS

BB 内部的 LDO 分别给,digital, analog 供电,相应的电源也要用不同分支来供电,中间 串 BEAD 接到 VBAT。 Layout:电池电路 充电电路远离 RF、Audio 以及其它敏感电路 充电电路元器件紧凑布局,以尽量缩短模拟信号的走线 Vbat 和 VCHG 上的 Bypass 电容靠近 pin 脚摆放 考虑电流降额,充电电流流过的路径(比如 VCHG/ISENSE/三极管集电极/三极管发射极 /Vbat)用粗线走线(500mA 至少 20mil) 散热时需要将充电芯片或电路中的导热引脚以粗线和多过孔接到大面积铜箔上, 并且在发 热单元周围表面铺地以散热. Layout: audio 处理 Audio 的线(特别是 MIC 的线)一定要同其他的线充分隔离,保证上下层都是比较完整的 GND,整个用 GND 包起来; audio PA 的输出功率较大,注意线宽;减少 PA 在最大发射功率时由电源引起的 217HZ 的 音频噪音 基带芯片音频部分电源 AVDD36,AVDDVB,AVDDVBO,VBREF1 的走线是否足够短、足够宽 speaker 的滤波电容靠近芯片、连接器和 SPEAKER 的地方分别放置 保证所有 audio 信号经过滤波以后进入到芯片之前不能受到任何天线辐射的干扰,具体做 法是中间层走线,上下两层都是地平面,信号线两侧有伴随地,且信号线两侧打上足够多 的接地孔。

尽量避免其它信号(power,digital, analog,RF 等)对与音频信号的干扰。禁止出现其它 信号与音频信号平行走线,避免交叉。尤其需要注意那些在整机安装完成以后可能会受到 RF 强烈辐射的信号。如果无法避免,需要在该信号线上加 27PF 滤波。 布线应避开 Vbias,Vbias 受到干扰以后会引起上行噪音。 滤波电路的输入输出级相互隔离,不能有耦合。 注意 Audio AGND 布线,Audio AGND 受到干扰以后会引起上行噪音。同时注意 AGND 是否影 响到 GND 上行、下行音频电路和走线尽量与其它电路和走线隔离,特别需要注意避开数字和高频电 路,避免由于音频电路受到干扰而引起上、下行白噪音。 Layout: Bluetooth Bluetooth Antenna 擺在PCB四個角為最佳(圖23.1)

Bluetooth Antenna 全層挖空(圖23.2)

Bluetooth rule § Bypass cap close to power pin § Crystal L1 挖空 § 訊号線與電源線上下層勿平行 § 26MHz trace 需包地 § Bluetooth 的RF-in/out 為50ohm trace 及差分信號 Layout:FM FM chip close to earphone jack RF signal pins 8/9 遠離高速的數位device或干擾源 26MHz跟loop filter,兩者之間最好是分開一點並在中間打ground via。

Layout: ESD 考虑 让元器件离板边保持一定的距离,在板邊放至40mil 的粿銅(圖26.1) Trace 儘量勿曝露在Top/Bottom Side

會曝露在外的CONN pin 腳放置Spark (圖26.2) 利用TVS diode/ Chip/Varistor/ Bypass Capacitor/ Bead元件保護(圖26.3) 全層ground area 以via 穿孔互連 敏感线(reset,PBINT)走板内层和不要太靠近板边; ESD 电路布线,走线先到 ESD 管脚(减小走线电感的影响) ,ESD 接地线短粗,尽量直接到 地平面。如下图:

Layout: EMC 考虑 尽量把高速信号线(13M 时钟线等) ,电源线等易产生辐射和干扰的线走在板中间层,用地

平面隔开和保护;对于音频、RST、RF-RAMP 信号等敏感信号,容易被干扰而影响性能尽 量用地隔开和保护; 解耦电容必须尽量靠近相应的器件,走线先到电容,来保证解耦的有效性;RF、digital、 audio 电路之间注意隔离和保护; 尽量把线走到板内层,把器件放在屏蔽罩内,避免不必要的辐射; FPC 数据总线需要滤波 (RC), 以免影响天线口灵敏度 (外置天线更明显, FPC 离天线更近) , 电容尽量要靠近 connector;FPC 需要充分屏蔽。 板边露铜,宽度约 0.8~1mm Layout: CLK 信号考虑 时钟信号线(CCIRCLK、CCIR_CK、ARMCLK、SDRAM_CLK、13M、26M、ARMCLK13M、SPI2_CLK 线等)尽量走在内层,要做到上下左右包地;

13M CLK OUT 对这些信号的 2-7 的过孔要注意 L 层为地。 敏感线(reset,PBINT)走板内层和必要太靠近板边 时钟信号等周期性快速变化的信号尽量不要与其它信号线同层或隔层平行走线 晶振类器件不要放置在板边,不要靠近接插件,晶振类器件下面尽量不要有走线 时钟信号要充分隔离,防止耦合到其他线上(电源线或其他信号线) ,间接辐射,导致天线 口灵敏度下降,甚至导致 radiated spurious 测试 fail。 Layout: LCM、CAMERA、RTC、KEY、SIM 结构等考虑

给 Camera 供电的 LDO 是否就近 Camera 放置; Hall 器件的位置是否恰当; 为生产留足够的定位孔,并保证与器件间距没有干涉 RTC 电路远离 RF、Audio 以及其它敏感电路 RTC 电路元器件布局紧凑,尽量缩短晶体的走线 晶体的垫整电容靠近 pin 脚摆放 RTC 电路的相关走线尽量在同一层,避免走内层和过孔 RTC 电路最好能环地,减少干扰 SIM 所有走线必须屏蔽 RF 干扰 SIM 卡各管脚接的 sparkle 不能被 SIM 卡压住,否则容易导致短路 自动布线 1. 在布线质量满足设计要求的情况下,可使用自动布线器以提高工作效率,在自动布线前应

完成以下准备工作: 2. 自动布线控制文件(do file) ,为了更好地控制布线质量,一般在运行前要详细定义布线规 则,这些规则可以在软件的图形界面内进行定义,但软件提供了更好的控制方法,即针对 设计情况,写出自动布线控制文件(do file),软件在该文件控制下运行。 3. 尽量为时钟信号、高频信号、敏感信号等关键信号提供专门的布线层,并保证其最小的回 路面积。必要时应采取手工优先布线、屏蔽和加大安全间距等方法。保证信号质量。 4. 电源层和地层之间的EMC环境较差,应避免布置对干扰敏感的信号。 5. 有阻抗控制要求的网络应布置在阻抗控制层上。 6. 进行PCB设计时应该遵循的规则 (见课程“手机EMC和ESD培训”) E F 后仿真及设计优化(待补充) 工艺设计要求 (见课程“手机PCB的HDI工艺性及生产可测性培训”)

第三节:设计评审
评审流程 设计完成后, 根据需要可以由PCB设计者或产品硬件开发人员提出PCB设计质量的 评审,其工作流程和评审方法参见《PCB设计评审规范》。 自检项目 如果不需要组织评审组进行设计评审,可自行检查以下项目。 1. 检查高频、高速、时钟及其他脆弱信号线,是否回路面积最小、是否远离干扰源、是否有多 余的过孔和绕线、是否有垮地层分割区 2. 检查晶体、电源模块下面是否有信号线穿过,应尽量避免在其下穿线,特别是晶体下面应尽 量铺设接地的铜皮。 3. 检查定位孔、 定位件是否与结构图一致, ICT定位孔、 SMT定位光标是否加上并符合工艺要求。 4. 检查器件的序号是否按从左至右的原则归宿无误的摆放规则,并且无丝印覆盖焊盘;检查丝 印的版本号是否符合版本升级规范,并标识出。 5. 报告布线完成情况是否百分之百;是否有线头;是否有孤立的铜皮。 6. 检查电源、地的分割正确;单点共地已作处理; 7. 检查各层光绘选项正确,标注和光绘名正确;需拼板的只需钻孔层的图纸标注。 8. 输出光绘文件,用CAM350检查、确认光绘正确生成。 9. 按规定填写PCB设计(归档)自检表,连同设计文件一起提交给工艺设计人员进行工艺审查。 10. 对工艺审查中发现的问题,积极改进,确保单板的可加工性、可生产性和可测试性。


相关文档

手机PCB layout设计规则
手机PCB Layout教程
手机设计PCB LAYOUT 注意事项
[原创]手机PCB LAYOUT设计心得
手机PCB LAYOUT面试
智能手机PCB_Layout向导
手机PCB Layout低价培训
手机PCB Layout 与布局经验总结
手机PCB-Layout-与布局经验汇总
手机PCB LAYOUT面试时一般会被问问题
电脑版